[发明专利]用于阻性存储单元的测试结构及耐久性测试方法

权利要求书

1.一种用于阻性存储单元的测试结构，其特征在于，包括多个待测阻性存储单元，每个待测阻性存储单元分别连接有一个可控开关器件，每个待测阻性存储单元的第一连接端接于一点，共同连接至第一测试电极，每个待测阻性存储单元的第二连接端分别连接至对应的可控开关器件的第一连接端，每个可控开关器件的第二连接端接于一点，共同连接至第二测试电极，每个可控开关器件的控制端分别连接至各自的控制信号电极，其中，第一测试电极和第二测试电极用于输入读写信号，各控制信号电极用于输入可控开关器件的控制信号。

2.根据权利要求1所述的测试结构，其特征在于，所述第一测试电极和所述第二测试电极采用GS电极结构，或者，所述测试结构还包括第三测试电极，与所述第一测试电极、所述第二测试电极一起构成GSG电极结构，所述第二测试电极和所述第三测试电极接地，所述第一测试电极输入脉冲信号。

3.根据权利要求1所述的测试结构，其特征在于，所述可控开关器件为电压控制开关器件，且不同待测阻性存储单元所连接的可控开关器件具有相同或者相反的开关特性。

4.根据权利要求3所述的测试结构，其特征在于，所述可控开关器件为N/PMOS管、BJT或者IGBT。

5.根据权利要求3所述的测试结构，其特征在于，所述多个待测阻性存储单元为偶数个，且每两个为一组，每组内的两个待测阻性存储单元所连接的可控开关器件具有相反的开关特性。

6.根据权利要求1所述的测试结构，其特征在于，所述阻性存储单元为磁隧道结MTJ。

7.一种基于权利要求1所述的用于阻性存储单元的测试结构的耐久性测试方法，其特征在于，包括：

1)对各控制信号电极依次施加电压，测量测试结构中各待测阻性存储单元的阻值，对阻值正常的待测阻性存储单元进行标记，得到样本序列；

2)对样本序列对应的控制信号电极同时施加电压，测量样本序列全部待测阻性存储单元的起始并联阻值；

3)保持对样本序列对应的控制信号电极同时施加电压，重复执行以下过程：在第一测试电极和第二测试电极之间施加特定激励信号，测量样本序列全部待测阻性存储单元的并联阻值，直至得到的并联阻值与起始并联阻值的差值大于设定阈值，记录激励信号施加次数；

4)对样本序列对应的控制信号电极依次施加电压，测量样本序列中各待测阻性存储单元的阻值，对阻值正常的待测阻性存储单元进行标记，得到新的样本序列，并记录阻值异常的待测阻性存储单元的耐久性测试数据为步骤3)的激励信号施加次数；

5)按照步骤2)-4)对新的样本序列继续进行测试，重复执行该过程，直至新的样本序列为空，或者，激励信号施加次数达到设定的上限值，当激励信号施加次数达到设定的上限值时，阻值正常的待测阻性存储单元的耐久性测试数据设定为大于该上限值。

8.根据权利要求7所述的方法，其特征在于，所述设定阈值为10欧姆。