[发明专利]一种适用于大脉宽信号脉冲压缩的FPGA实现方法

说明书

本发明提供了一种适用于大脉宽信号脉冲压缩的FPGA实现方法，包括如下步骤:(S1)将采集后的脉冲回波信号，经过下变频传送至FFT模块进行FFT处理,得到两路频域信号；(S2)将得到的两路频域信号与FPGA芯片内ROM中存储的样本分别共轭相乘；(S3)将相乘之后的结果经IFFT变换至两路时域信号，再将两路时域信号合成一路，从而完成频域脉冲压缩。本发明减少了大脉宽信号脉冲压缩时对硬件资源的需求的问题，实现了在FPGA中大脉宽信号的脉冲压缩功能。本发明灵活性强，具有很强的实用价值和推广价值。

技术领域

本发明涉及雷达信号处理的技术领域，具体地说，是涉及一种适用于大脉宽信号脉冲压缩的FPGA实现方法。

背景技术

自20世纪50年代末以来，随着飞行技术的快速发展，飞机、导弹、卫星等飞行设备均采用雷达作为控制和探测的方法之一，同时在雷达的作用距离、距离分辨率、测量精度等性能方面提出了越来越严格的要求，根据雷达信号处理理论，在普通脉冲雷达中，作用距离和距离分辨率之间存在着不可调和的矛盾。

脉冲压缩因能解决目标的探测距离和距离-分辨力之间的矛盾而成为了一项重要的技术，脉冲压缩技术是匹配滤波理论和相关接收理论的一个很好的实际应用，它的提出很好的解决了这样的一个问题：在发射端发射大时宽、带宽信号，以提高信号的速度测量精度和速度分辨力，而在接收端，将宽脉冲信号压缩为窄脉冲，以提高雷达对目标的距离分辨精度和距离分辨力。对于硬件实现脉冲压缩技术大概经历几个阶段，从模拟的脉冲压缩到以DSP器件为核心的数字脉冲压缩，再到以现场可编程门阵列FPGA器件为核心的数字脉冲压缩，模拟的脉冲压缩因具有抗干扰能力差，控制方式不灵活等缺点，而被数字脉冲压缩所取代，以DSP器件为核心的脉冲压缩方案，由于实现数字信号算法效率低、速度慢、延迟大等缺点，也逐步被以FPGA为核心的脉冲压缩方案取代，FPGA是一种可由用户编程来实现所需逻辑功能的数字集成电路器件，它实现算法的性能指标在一定程度上取决于用户的算法设计和实现方案，早先，FPGA的出现只是为了取代传统的数字逻辑电路，但随着它易于实现并行运算等优良性能越来越明显，使用FPGA来实现各种信号处理算法已经逐渐成为一种发展趋势。

脉冲压缩即匹配滤波的过程，设线性调频信号为：

s(t)＝cos(2πf₀t+μt²/2)(-τ/2≤t≤τ/2)

以采样率f_s采样得到的数字信号s(n)(0≤n≤N-1)，匹配滤波器响应理论，设匹配压缩滤波器的单位冲击响应为h(n)，则匹配滤波器的输出信号为：

y(n)＝s(n)*h(n)

其中，h(n)＝s^*(N-1-n)(0≤n≤N-1)，进而可得线性调频矩形脉冲信号匹配滤波器的输出信号为：

如图2所示，时域数字脉冲压缩的原理。

发明内容

对现有技术中的上述不足，本发明提供的一种适用于大脉宽信号脉冲压缩的FPGA实现方法，减少了大脉宽信号脉冲压缩时对硬件资源的需求的问题，实现了在FPGA中大脉宽信号的脉冲压缩功能。

为了达到以上目的，本发明采用的技术方案为：

本方案提供一种适用于大脉宽信号脉冲压缩的FPGA实现方法，包括如下步骤：

(S1)将采集后的脉冲回波信号，经过下变频传送至FFT模块进行FFT处理,得到两路频域信号；

(S2)将得到的两路频域信号与FPGA芯片内ROM中存储的样本分别共轭相乘；

(S3)将相乘之后的结果经IFFT变换至两路时域信号，再将两路时域信号合成一路，从而完成频域脉冲压缩。