[发明专利]DAC输出信号初相位调节方法及多通道DAC同步方法

权利要求书

1.一种DAC输出信号初相位调节方法，所述DAC的输入端顺序电连接延时芯片和采样时钟，其中，所述延时芯片的延时调节时间范围为[0,p]，延时总步数为N，其特征在于，所述方法包括：

确定所述采样时钟的采样频率和所述DAC输出信号的输出频率；

确定需要DAC输出信号的初始相位值；

根据所述采样频率、所述输出频率以及所述初始相位值确定实现所述输出信号所需要的所述延时芯片的延时调节步数的第一调节值以及所述DAC的相位控制字的第二调节值，其中：

根据下式：

根据所述k值分别确定m值和n值，其中：所述m值为所述k值的整数部分，所述n值为所述k值的小数部分；

根据下式：

将所述m值确定为所述DAC相位控制字的第二调节值，将所述j值确定为所述延时芯片的第一调节值；

根据所述第一调节值调节所述延时芯片的延时步数，根据所述第二调节值调节DAC的相位控制字。

2.一种多通道DAC同步方法，所述多通道DAC的前端配置有采样时钟，所述多通道DAC中的每一通道中的所述DAC前均电连接延时芯片，其中，所述延时芯片的延时调节时间范围为[0,p]，延时总步数为N，其特征在于，所述方法包括：

确定所述采样时钟的采样频率和所述DAC输出信号的输出频率；

确定需要各路所述DAC通道中的所述DAC输出信号的初始相位值；

根据所述采样频率、所述输出频率以及各路所述初始相位值分别确定各路所述DAC通道中实现对应所述输出信号所需要的所述延时芯片的延时调节步数的第一调节值以及所述DAC的相位控制字的第二调节值；其中：

根据下式：

根据各路所述k值分别确定各路m值和n值，其中：各路所述m值为各路k值的整数部分，各路所述n值为各路所述k值的小数部分；

根据下式：

将各路所述m值分别确定为各路所述DAC相位控制字的第二调节值，将各路所述j值确定为所述延时芯片的第一调节值；

根据各路所述DAC通道中的所述第一调节值分别调节各路所述DAC通道中的所述延时芯片的延时步数，根据各路所述DAC通道中的所述第二调节值分别调节各路所述DAC通道中所述DAC的相位控制字。

3.一种多通道DAC同步方法，所述多通道DAC的前端配置有采样时钟，所述多通道DAC中的每一通道中的所述DAC前均电连接延时芯片，其中，所述延时芯片的延时调节时间范围为[0,p]，延时总步数为N，其特征在于，所述方法包括：

确定所述采样时钟的采样频率和所述DAC的输出频率；

确定需要各路所述DAC通道中的所述DAC输出信号的初始相位值；

根据所述延时芯片最大延时调节时间和所述采样时钟的采样频率确定第一阈值；

根据所述DAC的输出信号相位调节分辨率预设值确定第二阈值；

若所述采样频率和所述输出频率的比值小于所述第一阈值，则采用只通过调节延时芯片的延时调节步数调节相位的方法分别调节各路所述DAC通道中所述DAC输出信号的初始相位值；

若所述采样频率和所述输出频率的比值大于所述第一阈值，则采用只通过调节DAC的相位控制字调节相位的方法分别调节各路所述DAC通道中所述DAC输出信号的初始相位值；

若所述采样频率和所述输出频率的比值在所述第一阈值和所述第二阈值之间，则根据所述采样频率、所述输出频率以及各路所述初始相位值分别确定各路所述DAC通道中实现对应所述输出信号所需要的所述延时芯片的延时调节步数的第一调节值以及所述DAC的相位控制字的第二调节值，并根据各路所述DAC通道中的所述第一调节值分别调节各路所述DAC通道中的所述延时芯片的延时步数，根据各路所述DAC通道中的所述第二调节值分别调节各路所述DAC通道中所述DAC的相位控制字，其中：

根据下式：

根据各路所述k值分别确定各路m值和n值，其中：各路所述m值为各路k值的整数部分，各路所述n值为各路所述k值的小数部分；

根据下式：

将各路所述m值分别确定为各路所述DAC相位控制字的第二调节值，将各路所述j值确定为所述延时芯片的第一调节值。