[发明专利]管道锁存器、使用管道锁存器的半导体装置和半导体系统有效
申请号: | 201811432310.5 | 申请日: | 2018-11-28 |
公开(公告)号: | CN110390964B | 公开(公告)日: | 2023-04-28 |
发明(设计)人: | 金显承 | 申请(专利权)人: | 爱思开海力士有限公司 |
主分类号: | G11C7/10 | 分类号: | G11C7/10 |
代理公司: | 北京弘权知识产权代理有限公司 11363 | 代理人: | 许伟群;郭放 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 管道 锁存器 使用 半导体 装置 系统 | ||
1.一种半导体装置,包括:
管道锁存器,所述管道锁存器包括:
第一锁存单元,其被配置为基于第一输入控制信号来将输入信号储存到第一锁存节点中;
第二锁存单元,其被配置为基于第二输入控制信号来将储存在所述第一锁存节点中的信号储存到第二锁存节点中;以及
输出单元,其被配置为基于输出控制信号来输出储存在所述第二锁存节点中的所述信号作为输出信号。
2.如权利要求1所述的半导体装置,其中,基于所述第一输入控制信号和所述输出控制信号来生成所述第二输入控制信号。
3.如权利要求2所述的半导体装置,
其中,当所述第一输入控制信号在时段内被第一次使能时,基于所述第一输入控制信号来将所述第二输入控制信号使能,以及
其中,所述第一锁存单元和所述第二锁存单元将所述输入信号的第一信号储存到所述第一锁存节点和所述第二锁存节点两者中。
4.如权利要求3所述的半导体装置,其中,当所述第一输入控制信号在所述时段内被第二次使能时,所述第一锁存单元将所述输入信号的第二信号储存到所述第一锁存节点中。
5.如权利要求4所述的半导体装置,
其中,当所述输出单元基于所述输出控制信号来输出被储存在所述第二锁存节点中的所述信号作为所述输出信号时,所述第二输入控制信号被使能,以及
所述第二锁存单元将储存在所述第一锁存节点中的所述信号储存到所述第二锁存节点中。
6.如权利要求4所述的半导体装置,其中,即使当所述第一输入控制信号被使能时,所述第二输入控制信号也不被使能,直到所述输出控制信号被使能为止。
7.如权利要求1所述的半导体装置,还包括:
管道控制信号发生电路,其被配置为基于命令信号和时钟信号来生成所述第一输入控制信号和所述输出控制信号,以及被配置为基于所述第一输入控制信号和所述输出控制信号来生成所述第二输入控制信号。
8.一种半导体装置,包括:
管道控制信号发生电路,其被配置为基于命令信号和时钟信号来生成第一输入控制信号和输出控制信号,以及被配置为基于所述第一输入控制信号和所述输出控制信号来生成第二输入控制信号;以及
管道电路,其包括至少两个管道锁存器,所述管道锁存器被配置为储存输入信号以基于所述第一输入控制信号、所述第二输入控制信号和所述输出控制信号来将输出信号输出,以及被配置为储存至少两个输入信号。
9.如权利要求8所述的半导体装置,其中,所述管道控制信号发生电路包括:
第一输入控制信号发生电路,其被配置为基于所述命令信号和所述时钟信号来生成所述第一输入控制信号;
输出控制信号发生电路,其被配置为基于所述命令信号和所述时钟信号来生成所述输出控制信号;以及
第二输入控制信号发生电路,其被配置为基于所述第一输入控制信号和所述输出控制信号来生成所述第二输入控制信号。
10.如权利要求9所述的半导体装置,其中,每当所述第一输入控制信号被使能时,所述第二输入控制信号发生电路改变第一电平信号的逻辑电平,每当所述输出控制信号被使能时,所述第二输入控制信号发生电路改变第二电平信号的逻辑电平,以及当所述第一电平信号和所述第二电平信号的逻辑电平彼此相同时,所述第二输入控制信号发生电路基于所述第一输入控制信号或所述输出控制信号中的任意一个来将所述第二输入控制信号使能。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811432310.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:采样电路和使用采样电路的半导体存储器件
- 下一篇:半导体器件