[发明专利]半导体装置、命令训练系统和命令训练方法

权利要求书

1.一种半导体装置，包括：

命令接收电路，其被配置为耦接到控制器并且被配置为响应于从所述控制器接收的时钟信号来接收来自所述控制器的命令的锁存的信号比特位，所述命令接收电路还被配置为将锁存的信号比特位输出为锁存信号；

多路复用电路，其被配置为耦接到所述命令接收电路并且被配置为从所述命令接收电路接收所述锁存信号，并根据在所述半导体装置中内部地产生的标志信号来选择性地输出所述锁存信号；以及

数据发送/接收电路，其耦接到所述多路复用电路并且被配置为接收从所述多路复用电路选择性地输出的所述锁存信号并且接收所述标志信号，并且还被配置为经由多个DQ引脚将所述标志信号和选择性地输出的所述锁存信号作为反馈命令输出至所述控制器，

其中，所述控制器被配置为响应于由所述控制器从所述数据发送/接收电路接收到的反馈命令来调整所述控制器向所述命令接收电路提供的命令的定时。

2.根据权利要求1所述的半导体装置，还包括：标志信号发生电路，其被配置为产生所述标志信号。

3.根据权利要求2所述的半导体装置，其中，所述标志信号发生电路包括计数器，所述计数器被配置为对所述时钟信号进行计数并将计数值输出为所述标志信号。

4.根据权利要求2所述的半导体装置，其中，所述标志信号发生电路包括：

振荡器；以及

计数器，其被配置为对所述振荡器的输出进行计数并将计数值输出为所述标志信号。

5.根据权利要求1所述的半导体装置，其中所述命令接收电路包括：

第一缓冲器组，其被配置为在所述时钟信号的上升沿处锁存所述命令的信号比特位；以及

第二缓冲器组，其被配置为在所述时钟信号的下降沿处锁存所述命令的信号比特位。

6.根据权利要求5所述的半导体装置，其中，所述多路复用电路包括：多个多路复用器，其被配置为根据所述标志信号来在所述第一缓冲器组的输出和所述第二缓冲器组的输出之间进行选择。

7.根据权利要求1所述的半导体装置，

其中，所述标志信号限定来自所述多路复用电路的选择性地输出的所述锁存信号对应于所述命令的信号比特位之中的哪些信号比特位，以及

其中，所述标志信号限定来自所述多路复用电路的选择性地输出的所述锁存信号在所述时钟信号的上升沿和下降沿之中的哪些边沿处被锁存。

8.根据权利要求1所述的半导体装置，其中所述多路复用电路选择性地输出所述锁存信号包括：

根据在所述半导体装置中内部地产生的第一标志信号，而选择性地输出第一组锁存信号；

根据在所述半导体装置中内部地产生的第二标志信号，而选择性地输出第二组锁存信号；以及

根据在所述半导体装置中内部地产生的第三标志信号，而选择性地输出其余组锁存信号。

9.根据权利要求8所述的半导体装置，其中，所述数据发送/接收电路将所述标志信号和选择性地输出的所述锁存信号作为所述反馈命令输出包括：

经由所述多个DQ引脚将所述第一组锁存信号和所述第一标志信号作为第一反馈信号输出至所述半导体装置的外部；

经由所述多个DQ引脚将所述第二组锁存信号和所述第二标志信号作为第二反馈信号输出至所述半导体装置的外部；以及

经由所述多个DQ引脚将所述其余组锁存信号和所述第三标志信号作为第三反馈信号输出至所述半导体装置的外部。