[发明专利]集成电路电容器阵列结构、半导体存储器及制备方法

说明书

本发明提供一种集成电路电容器阵列结构、半导体存储器及制备方法，集成电路电容器阵列结构包括：衬底；下电极层，突出的位于衬底上，由下电极层内形成有电容孔；电容介质层，共形地覆盖下电极层的表面；上电极层，共形地覆盖电容介质层的表面；电容极板，区块状位于衬底上并形成于上电极层上，电容极板包括由下至上依次叠置的金属填充层及共形地覆盖金属填充层的导电覆盖层，导电覆盖层构成为上电极结构的顶表面层及侧表面层，以供接合至少一第一互连结构于顶表面层上。本发明提供的集成电路电容器阵列结构可以有效避免电容器漏电；同时，在形成电容极板时可仅沉积金属填充层/导电覆盖层作为电容极板即可保证低电阻。

技术领域

本发明属于半导体器件及制造领域，特别是涉及一种集成电路电容器阵列结构、半导体存储器结构及其制造方法。

背景技术

在现有的电容器中，由于上电极层材料及沉积工艺的限制，在电容孔内填充上电极材料时使容易在上电极结构在电容孔内形成有空洞，使得电容器的电阻值存在差异，从而可能导致漏电。

为了改善上述问题，现有的一种改善方法为在电容结构顶部形成电容极板(PLATE)，所述电容极板会对电容内部进行一定程度的填充，以起到减少电阻不均匀的问题。然而，现有的电容极板存在厚度较厚及工艺步骤复杂等问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种电容器结构阵列、半导体存储器结构及其制备方法，以解决现有技术中的电容器存在的电阻值存在差异，从而可能导致漏电问题，以及形成电容极板存在的电容极板厚度较厚及工艺步骤复杂的问题。

为实现上述目的及其他相关目的，本发明提供一种集成电路电容器阵列结构，所述集成电路电容器阵列结构包括：

衬底；

下电极层，突出的位于所述衬底上，由所述下电极层内形成有电容孔；

电容介质层，共形地覆盖所述下电极层的表面；

上电极层，共形地覆盖所述电容介质层的表面；

电容极板，区块状位于所述衬底上并形成于所述上电极层上，所述电容极板包括由下至上依次叠置的金属填充层及共形地覆盖所述金属填充层的导电覆盖层，所述导电覆盖层构成为上电极结构的顶表面层及侧表面层，以供接合至少一第一互连结构于所述顶表面层上。

作为本发明的一种优选方案，还包括上电极填充体，位于所述上电极层和所述电容极板之间并且无孔隙填满所述电容孔，所述电容极板自所述上电极填充体的顶面延伸至所述衬底位于所述上电极填充体覆盖区域外的周边表面。

作为本发明的一种优选方案，所述上电极填充体直接贴附于所述上电极层的表面还形成于相邻的所述下电极层之间，所述上电极填充体具有顶面及侧面，所述金属填充层直接贴附于所述上电极填充体的所述顶面和所述侧面。

作为本发明的一种优选方案，所述金属填充层填充于所述电容孔，以电连接至所述上电极层并使所述电容孔内为无孔隙填满形态。

作为本发明的一种优选方案，所述金属填充层直接贴附于所述上电极层的表面，且所述金属填充层还形成于所述下电极层之间。

作为本发明的一种优选方案，所述上电极层无孔隙填满所述电容孔，并电连接至所述电容极板。

作为本发明的一种优选方案，还包括底层支撑层、中间支撑层及顶层支撑层，皆形成于所述衬底上并连接、支撑所述下电极层；所述底层支撑层位于所述下电极层的底部外围，所述中间支撑层位于所述下电极层的中间部位，所述顶层支撑层位于所述下电极层的开口处外围。

作为本发明的一种优选方案，还包括：

介质层，形成于所述衬底上，并覆盖于所述电容极板的上表面、侧面及所述衬底上的周边表面；