[发明专利]多路大气数据压力信号F/D转换电路

权利要求书

1.一种多路大气数据压力信号F/D转换电路，包括：接收压力传感器信号tx的信号源模块、基于现场可编程门阵列FPGA芯片设计的F/D转换计数器模块和多通道数字信号处理器DSP，其特征在于：信号源模块将频率发生器输出的基准频率fcp送入门控电路，作为FPGA内置基准频率计数器的计数时钟；多路压力传感器采集的传感器信号tx通过门控电路送入F/D转换计数器模块内的分频计数器，基准频率计数器对基准频率fcp出现的脉冲数进行计数，当分频计数器计数到预设的2ⁿ次幂方后，基准频率计数器停止计数，并将基准频率计数值Nx通过总线发送给多通道数字信号处理器DSP；DSP读取基准频率计数器所计脉冲数Nx计数值后，通过分频计数器将传感器信号tx进行2ⁿ整数倍分频，利用预设的分频计数器计数值2ⁿ与脉冲数Nx计数值计算，获得传感器信号tx的周期，将脉冲数Nx计数值和分频计数值转换为实际的频率值，得到多路压力信号的被测传感器信号周期的tx＝Nx/(2ⁿ×fcp)的脉冲数。

2.如权利要求1所述的多路大气数据压力信号F/D转换电路，其特征在于：信号源模块接收的传感器信号tx与频率发生器输出的基准频率fcp经过门电路对信号进行预处理，信号预处理后传递至F/D转换计数模块，并按F/D转换计数模块设定的逻辑启/停计数器以及向数字信号处理器DSP发送计数值，DSP根据从总线读取到的计数值，进一步解算出传感器信号tx周期值。

3.如权利要求1所述的多路大气数据压力信号F/D转换电路，其特征在于：在F/D转换计数模块中，传感器信号tx经过2ⁿ分频后作为门控信号Tx，当门控信号Tx上升沿时，基准频率计数器开始计数，在门控信号Tx的下降沿时，基准频率计数器停止计数，这时，DSP根据基准频率计数器所计脉冲数Nx进行进一步计算，得到传感器信号tx与脉冲数Nx的关系为tx＝Nx/(2ⁿ×fcp)。

4.如权利要求1所述的多路大气数据压力信号F/D转换电路，其特征在于：F/D转换电路包括：信号源模块、FPGA功能模块及DSP功能模块三部分，其中，信号源模块向PGA功能模块提供压力传感器待测量的信号和基准频率信号，经FPGA模块进行脉冲计数逻辑处理后，发送给DSP功能模块进行运算，得出压力传感器输出信号的周期值。

5.如权利要求1所述的多路大气数据压力信号F/D转换电路，其特征在于：信号源模块由压力传感器和频率发生器组成，压力传感器输出信号传递至FPGA功能模块作为待测量的传感器信号tx，频率发生器将设定好周期值的信号传递至FPGA功能模块作为基准频率fcp。

6.如权利要求1所述的多路大气数据压力信号F/D转换电路，其特征在于：FPGA功能模块包括串联逻辑处理电路的RS触发器、连接在RS触发器与基准频率计数器之间的分频计数器，与基准频率计数器和分频计数器进行通信的总线使能模块，其中逻辑处理电路连接DSP功能模块中的计数器，总线使能模块连接DSP功能模块中的数字信号处理器DSP。

7.如权利要求1所述的多路大气数据压力信号F/D转换电路，其特征在于：传感器信号tx作为待测量的信号传递至分频计数器，分频计数器将传感器信号tx进行预设的2ⁿ分频后作为门控信号Tx，并且分频计数器将计数值发送至总线使能模块供数字信号处理器DSP读取，门控信号Tx在逻辑处理电路中进行非逻辑处理后与计数器清零cls进行与逻辑，逻辑处理电路在分频计数器达到2ⁿ分频值时，输出信号驱动RS触发器停止分频计数器和基准频率计数器计数，直到DSP功能模块输出计数器清零cls信号后重新开始计数。