[发明专利]一种S波段测波雷达的信号源

权利要求书

1.一种S波段测波雷达的信号源，其特征在于：包括集成设置在一块印制电路板上的时钟分配转换、同步触发、直接数字频率合成1、直接数字频率合成2、锁相环、第一本振处理模块、射频信号处理模块和第二本振处理模块；

所述时钟分配转换的输入端用于输入外部时钟信号，所述时钟分配转换的输出端分别连接直接数字频率合成1、直接数字频率合成2及锁相环；

所述同步触发的输入端用于输入外部同步触发信号，所述同步触发的第一输出端与射频信号处理模块连接，第二输出端输出为接收机提供同步触发信号；

所述直接数字频率合成1的输入端用于输入相应的控制信号，所述直接数字频率合成1的输出端与第二本振处理模块输入端连接，所述第二本振处理模块输出端输出第二本振信号，供接收机使用；

所述直接数字频率合成2的输入端用于输入相应的控制信号，所述直接数字频率合成2的输出端与射频信号处理模块第一输入端连接；

所述锁相环的输入端用于输入相应的控制信号，所述锁相环的输出端与第一本振处理模块的输入端连接，所述第一本振处理模块的第一输出端输出第一本振信号，供接收机使用，第二输出端与射频信号处理模块的第二输入端连接；

所述射频信号处理模块的输出端输出射频信号，供后续的发射使用。

2.根据权利要求1所述的一种S波段测波雷达的信号源，其特征在于：所述时钟分配转换，从输入端到输出端有依次连接的一个时钟缓冲器和一个单端转差分芯片；其中所述时钟缓冲器的输入端用于输入外部时钟信号，其输出端中的一路作为所述时钟分配转换的输出，所述单端转差分芯片输出的两路差分信号作为所述时钟分配转换输出的另两路。

3.根据权利要求1所述的一种S波段测波雷达的信号源，其特征在于：所述同步触发，通过一个施密特触发缓冲器来实现；所述施密特触发缓冲器的输入端用于输入外部同步触发信号，所述施密特触发缓冲器输出端输出同步触发信号，供后续同步触发使用。

4.根据权利要求1所述的一种S波段测波雷达的信号源，其特征在于：所述直接数字频率合成1，从输入端到输出端有依次连接的一个直接数字频率合成芯片、一个变压器和一个π型网络；其中，所述直接数字频率合成芯片的时钟信号为所述时钟分配转换中单端转差分芯片输出的一路，且所述直接数字频率合成芯片的输入端用于输入上位机接口中的DDS1控制信号，所述π型网络的输出端作为所述直接数字频率合成1的输出端。

5.根据权利要求1所述的一种S波段测波雷达的信号源，其特征在于：所述直接数字频率合成2，从输入端到输出端有依次连接的一个直接数字频率合成芯片、一个变压器和一个π型网络；其中，所述直接数字频率合成芯片的时钟信号为所述时钟分配转换中单端转差分芯片输出的一路，且所述直接数字频率合成芯片的输入端用于输入上位机接口中的DDS2控制信号，所述π型网络的输出端作为所述直接数字频率合成2的输出端。

6.根据权利要求1所述的一种S波段测波雷达的信号源，其特征在于：所述锁相环，从输入端到输出端有依次连接的一个锁相环芯片、一个π型网络和一个带通滤波器；其中所述锁相环芯片用于输入所述时钟转换分配输出端所输出的时钟信号和锁相环控制信号，所述带通滤波器的输出端作为所述锁相环的输出端。

7.根据权利要求1所述的一种S波段测波雷达的信号源，其特征在于：所述第一本振处理模块，从输入端到输出端有依次连接的第一个π型网络、第一个放大器、第二个π型网络、第二个放大器、一个带通滤波器、一个功率分配器和第三个π型网络；其中所述第一个π型网络用于输入所述锁相环输出端所输出的信号，所述功率分配器的一输出端作为所述第一本振处理模块的一输出端，所述第三个π型网络的输出端作为所述第一本振处理模块的另一输出端，用于输出第一本振信号。