[发明专利]用于降低ECC存储器的存储区实际软错误率的方法和装置

说明书

本发明涉及用于降低ECC存储器的存储区实际软错误率的方法和装置。提供了一种用于降低ECC存储器的存储区实际软错误率的方法，该方法包括：获取ECC存储器的存储区实际软错误率的函数关系；根据函数关系确定对ECC存储器的存储架构进行拆解的拆解级别k；根据拆解级别k确定对ECC存储器的存储架构进行k级拆解后的存储区的字数和单个字内的位数；根据函数关系和获得的拆解后的存储区的字数和单个字内的位数确定ECC存储器在进行k级拆解后的存储区实际软错误率。上述方法将存储区的单个字拆解为多个字，降低了ECC存储器的软错误率，有效提高了ECC存储器的存储区抗软错误能力，且增强了ECC存储器的可靠性。

技术领域

本发明涉及电子器件可靠性领域，更具体地涉及用于降低ECC存储器的存储区实际软错误率的方法和装置。

背景技术

存储器在使用的过程中会发生软错误，产生软错误的原因包括辐射粒子(α粒子、中子、质子、重离子等)、随机噪声、信号完整性问题、制造或设计缺陷、临界单元等。发生软错误时，会导致存储器的储存数据发生变化，影响输出数据的正确性，进而对系统工作造成影响。

ECC(error correcting code)即纠错码，是指在原来的存储器数据位的基础上增加一些校验位，用于检测和纠正软错误。最常用的ECC代码之一是汉明码，可实现纠正一位错误、检测两位错误即“纠一检二”的功能。ECC电路经常和交错结构、刷新配合使用，用于消除存储器中的软错误。

随着存储器集成度的不断提高，存储单元之间的间距不断减小，存储单元的临界电荷持续降低，更容易发生软错误，这两个因素共同导致ECC存储器失效的概率增大。目前，已有一些对于ECC存储器的失效概率与存储位发生软错误的概率及存储架构之间的关系的研究，但是缺少有效针对ECC存储器的存储区抗软错误优化设计方法，导致使用先进工艺的存储器面临更大的ECC失效风险。

发明内容

基于此，有必要针对目前缺少有效针对ECC存储器的存储区抗软错误优化设计方法的问题，提供一种用于降低ECC存储器的存储区实际软错误率的方法和装置。

根据本发明的一个方面，提供了一种用于降低ECC存储器的存储区实际软错误率的方法，该方法包括：获取ECC存储器的存储区实际软错误率的函数关系；根据函数关系确定对ECC存储器的存储架构进行拆解的拆解级别k，其中，k为大于等于1的整数；根据拆解级别k确定对ECC存储器的存储架构进行k级拆解后的存储区的字数和单个字内的位数；根据函数关系和获得的拆解后的存储区的字数和单个字内的位数确定ECC存储器在进行k级拆解后的存储区实际软错误率。

在其中一个实施例中，获取ECC存储器的存储区实际软错误率的函数关系，包括：获取通过数学推导得到的ECC存储器的存储区实际软错误率与存储区的字数以及单个字内的位数之间的函数关系。

在其中一个实施例中，根据函数关系确定对ECC存储器的存储架构进行拆解的拆解级别k，包括：根据函数关系、预设的目标软错误率以及系统参数确定对ECC存储器的存储架构进行拆解的拆解级别k，系统参数包括应用ECC存储器的系统的带宽、工作频率和功耗。

在其中一个实施例中，ECC为具有纠一检二功能的汉明码，获得的ECC存储器的存储区实际软错误率的函数关系为：

或

其中，R_system为ECC存储器在开启ECC功能时的存储区实际软错误率，T_scrub是ECC存储器的刷新周期，N_w是ECC存储器的存储区的字数，N_b指单个字内的位数，R_raw为ECC存储器在关闭ECC功能时的存储区原始软错误率。