[发明专利]用于等离子体损伤检测的半导体器件及其检测方法、形成方法

说明书

一种用于等离子体损伤检测的半导体器件及其检测方法、形成方法，所述半导体器件包括：半导体衬底；金属层间介质层，所述金属层间介质层内形成有成对的第一金属互连结构与第二金属互连结构，以及成对的第三金属互连结构与第四金属互连结构；TSV刻蚀沟槽；第一测量衬垫、第二测量衬垫、第三测量衬垫和第四测量衬垫；其中，所述的第一测量衬垫与第二测量衬垫用于测量所述第一金属互连结构与第二金属互连结构之间的电容，所述第三测量衬垫与第四测量衬垫用于测量所述第三金属互连结构与第四金属互连结构之间的电容。本发明方案可以确定所述等离子体刻蚀工艺对所述半导体器件的损伤，有助于提高半导体器件的品质。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种用于等离子体损伤检测的半导体器件及其检测方法、形成方法。

背景技术

图像传感器是摄像设备的核心部件，通过将光信号转换成电信号实现图像拍摄功能。以互补金属氧化物半导体图像传感器(CMOS Image Sensors，CIS)器件为例，由于其具有低功耗和高信噪比的优点，因此在各种领域内得到了广泛应用。

3维堆栈式(3D-Stack)CIS被开发出来，以支持对更高质量影像的需求。具体而言，3D-Stack CIS可以对逻辑晶圆以及像素晶圆分别进行制作，进而将所述逻辑晶圆的正面以及所述像素晶圆的正面键合，由于像素部分和逻辑电路部分相互独立，因此可针对高画质的需求对像素部分进行优化，针对高性能的需求对逻辑电路部分进行优化。

在具体实施中，可以采用穿透硅通孔(Through Silicon Via，TSV)技术在逻辑晶圆与像素晶圆内分别形成金属互连结构，进而在晶圆之间进行垂直导通，满足晶圆之间的互连功能。

目前，等离子体工艺被广泛的应用在半导体制作工艺的各个步骤中，如等离子体刻蚀工艺、等离子体增强型化学气相沉积以及离子注入等。在形成上述TSV结构的过程中，即需要采用等离子体刻蚀工艺形成TSV刻蚀沟槽。

然而，在采用等离子体对某一材料进行处理时，会有部分等离子体电荷吸附在该材料上，当聚集的等离子体电荷越来越多时，容易产生等离子引入损伤(Plasma InducedDamage，PID)。

在现有技术中，当形成TSV刻蚀沟槽时，并没有适当的用于等离子体损伤检测的半导体器件对电荷聚集情况进行检测，容易发生TSV等离子体刻蚀工艺参数选择不当的情况，进而降低半导体器件的品质。

发明内容

本发明解决的技术问题是提供一种用于等离子体损伤检测的半导体器件及其检测方法、形成方法，可以确定所述等离子体刻蚀工艺对所述半导体器件的损伤，有助于及时调整TSV等离子体刻蚀工艺参数，从而提高半导体器件的品质。

为解决上述技术问题，本发明实施例提供一种用于等离子体损伤检测的半导体器件，包括：半导体衬底；金属层间介质层，位于所述半导体衬底的正面，所述金属层间介质层内形成有成对的第一金属互连结构与第二金属互连结构，以及成对的第三金属互连结构与第四金属互连结构；TSV刻蚀沟槽，位于所述第一金属互连结构和第二金属互连结构之间的金属层间介质层内，且所述TSV刻蚀沟槽暴露出所述第一金属互连结构的至少一部分和/或所述第二金属互连结构的一部分；第一测量衬垫、第二测量衬垫、第三测量衬垫和第四测量衬垫，位于所述半导体衬底的背面，所述第一测量衬垫与所述第一金属互连结构电连接，第二测量衬垫与所述第二金属互连结构电连接，第三测量衬垫与所述第三金属互连结构电连接，所述第四测量衬垫与所述第四金属互连结构电连接；其中，所述的第一测量衬垫与第二测量衬垫用于测量所述第一金属互连结构与第二金属互连结构之间的电容，所述第三测量衬垫与第四测量衬垫用于测量所述第三金属互连结构与第四金属互连结构之间的电容。