[发明专利]非平面半导体结构及其形成方法

说明书

本发明的实施例描述了非平面半导体器件及其制造方法，非平面半导体器件诸如为具有一个或多个金属轨导体的鳍式场效应晶体管(finFET)。在一些情况下，一个或多个金属轨导体可以电连接至这些非平面半导体器件的栅极、源极和/或漏极区域。在这些情况下，可以利用一个或多个金属轨导体将各个非平面半导体器件的栅极、源极和/或漏极区域电连接至各种非平面半导体器件和/或其它半导体器件的其它栅极、源极和/或漏极区域。然而，在其它情况下，一个或多个金属轨导体可以与这些各个非平面半导体器件的栅极、源极和/或漏极区域隔离。这种隔离防止了一个或多个金属轨导体与这些非平面半导体器件的栅极、源极和/或漏极区域之间的电连接。

技术领域

本发明的实施例总体涉及半导体领域，更具体地，涉及非平面半导体结构及其形成方法。

背景技术

半导体集成电路(IC)工业已经经历了指数型增长。IC材料和设计中的技术进步已经产生了多代IC，其中，每一代都比上一代具有更小和更复杂的电路。在IC演化过程中，功能密度(例如，每芯片面积的互连器件的数量)已经普遍增大，而几何尺寸(例如，使用制造工艺可产生的最小组件或线)已经减小。按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。

发明内容

根据本发明的一个方面，提供了一种半导体结构，包括：衬底和形成在所述衬底上的层间介电层；鳍，从所述衬底和所述层间介电层突出；轨结构，形成在所述层间介电层中，其中，所述轨结构与所述鳍的第一侧壁相对并且与所述鳍平行；以及第一导电结构和第二导电结构，形成在所述鳍周围并且直接接触所述轨结构。

根据本发明的另一个方面，提供了一种半导体结构，包括：多个鳍，位于衬底上；层间介电(ILD)层，位于所述衬底上，其中，所述多个鳍从所述层间介电层处突出；以及多个轨结构，形成在所述层间介电层中并且与所述多个鳍平行。

根据本发明的又一个方面，提供了一种形成半导体结构的方法，包括：形成从衬底处突出的鳍；沉积和蚀刻晶种层材料以在所述衬底上形成晶种层结构，其中，所述晶种层结构形成为与所述鳍平行；使用所述晶种层结构作为晶种层来沉积轨结构；以及沉积和蚀刻导电材料以在所述鳍上形成第一导电结构和第二导电结构，其中，所述第一导电结构和所述第二导电结构直接接触所述轨结构并且通过所述轨结构电连接。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1A示出了根据本发明的示例性实施例的示例性非平面半导体器件的等轴视图；

图1B示出了根据本发明的示例性实施例的示例性非平面半导体器件内的介电区域的第一配置和布置的等轴视图；

图1C示出了根据本发明的示例性实施例的示例性非平面半导体器件内的介电区域的第二配置和布置的等轴视图；

图1D和图1E分别示出了根据本发明的示例性实施例的第一示例性集成电路和第二示例性集成电路的等轴视图，第一示例性集成电路和第二示例性集成电路每个均具有非平面半导体器件；

图2示出了根据本发明的示例性实施例的电子设计平台的框图；

图3A至图12B示出了根据本发明的示例性实施例的部分制造的半导体结构的等轴视图，其中，形成在层间介电材料中的金属导体轨结构可以用于提供finFET阵列的多个栅极/源极/漏极端子之间的电连接；

图13至图15C是部分制造的半导体结构的等轴视图，其中，形成在层间介电材料中的金属导体轨结构可以用于提供finFET阵列的多个栅极结构之间的电连接；以及

图16是根据本发明的示例性实施例的在ILD层中形成金属轨导体的示例方法的流程图。