[发明专利]一种可集成的电源滤波电路

权利要求书

1.一种可集成的电源滤波电路，包括根据电流流向依次电连接的整流电路、N级脉动直流电电荷移位及电压合并整流电路和N级电子滤波电路，其特征在于：所述整流电路由桥式整流器DW1构成，所述N级脉动直流电电荷移位及电压合并整流电路包括至少N级脉动直流电电荷移位单元电路及至少N+1级电压合并整流单元电路，其中每级脉动直流电电荷移位单元电路由一个电阻、一个电容、一个晶体管组成，每级电压合并整流单元电路由一个二极管和一个晶体管组成；所述N级电子滤波电路包括至少一个单元电子滤波电路，其中每个单元电子滤波电路由两个三极管、七个电阻、一个电容、一个运算放大器组成。

2.根据权利要求1所述的一种可集成的电源滤波电路，其特征在于：所述N级脉动直流电电荷移位及电压合并整流电路包括九级脉动直流电电荷移位单元电路及十级电压合并整流单元电路，具体电路包括电阻R2、R4、R6、R8、R10、R12、R14、R16、R18，晶体管Q1、Q2、Q3、Q4、Q5、Q6、Q7、Q8、Q9、Q10、Q11、Q12、Q13、Q14、Q15、Q16、Q17、Q18、Q19，电容CJ1、CJ2、CJ3、CJ4、CJ5、CJ6、CJ7、CJ8、CJ9，以及二极管D1、D2、D3、D4、D5、D6、D7、D8、D9、D10；所述N级电子滤波电路包括一个单元电子滤波电路，具体包括电阻R19、R20、R21、R22、R23、R24、R25，三极管Q29、Q30，运算放大器U1A和电容CJ10；所述桥式整流器DW1的输入端正极连接220V/50Hz交流电的L端，输入端负极连接220V/50Hz交流电的N端，输出端负极接地，输出端正极分别连接电阻R2的一端、晶体管Q2的源极、以及二极管D1的阳极，所述电阻R2的另一端分别连接晶体管Q2的栅极和电容CJ1的一端，所述晶体管Q2的漏极连接电容CJ1的另一端、二极管D2的阳极、电阻R4的一端和晶体管Q4的源极，所述二极管D1的阴极分别连接晶体管Q1的源极和栅极；所述二极管D2的阴极分别连接晶体管Q3的源极和栅极；所述电阻R4的另一端分别连接晶体管Q4的栅极和电容CJ2的一端，所述晶体管Q4的漏极连接电容CJ2的另一端、二极管D3的阳极、电阻R6的一端和晶体管Q6的源极，所述二极管D3的阴极分别连接晶体管Q5的源极和栅极；所述电阻R6的另一端分别连接晶体管Q6的栅极和电容CJ3的一端，所述晶体管Q6的漏极连接电容CJ3的另一端、二极管D4的阳极、电阻R8的一端和晶体管Q8的源极，所述二极管D4的阴极分别连接晶体管Q7的源极和栅极；所述电阻R8的另一端分别连接晶体管Q8的栅极和电容CJ4的一端，所述晶体管Q8的漏极连接电容CJ4的另一端、二极管D5的阳极、电阻R10的一端和晶体管Q10的源极，所述二极管D5的阴极分别连接晶体管Q9的源极和栅极；所述电阻R10的另一端分别连接晶体管Q10的栅极和电容CJ5的一端，所述晶体管Q10的漏极连接电容CJ5的另一端、二极管D6的阳极、电阻R12的一端和晶体管Q12的源极，所述二极管D6的阴极分别连接晶体管Q11的源极和栅极；所述电阻R12的另一端分别连接晶体管Q12的栅极和电容CJ6的一端，所述晶体管Q12的漏极连接电容CJ6的另一端、二极管D7的阳极、电阻R14的一端和晶体管Q14的源极，所述二极管D7的阴极分别连接晶体管Q13的源极和栅极；所述电阻R14的另一端分别连接晶体管Q14的栅极和电容CJ7的一端，所述晶体管Q14的漏极连接电容CJ7的另一端、二极管D8的阳极、电阻R16的一端和晶体管Q16的源极，所述二极管D8的阴极分别连接晶体管Q15的源极和栅极；所述电阻R16的另一端分别连接晶体管Q16的栅极和电容CJ8的一端，所述晶体管Q16的漏极连接电容CJ8的另一端、二极管D9的阳极、电阻R18的一端和晶体管Q18的源极，所述二极管D9的阴极分别连接晶体管Q17的源极和栅极；所述电阻R18的另一端分别连接晶体管Q18的栅极和电容CJ9的一端，所述晶体管Q18的漏极连接电容CJ9的另一端、二极管D10的阳极，所述二极管D10的阴极分别连接晶体管Q19的源极和栅极；所述晶体管Q1的漏极、Q3的漏极、Q5的漏极、Q7的漏极、Q9的漏极、Q11的漏极、Q13的漏极、Q15的漏极、Q17的漏极和Q19的漏极连接后与电阻R20的一端、三极管Q29的集电极和三极管Q30的集电极相连接，所述电阻R20的另一端连接三极管Q29的基极、电阻R21的一端、电阻R24的一端、电阻R25的一端和电阻R23的一端，所述三极管Q29的发射极连接三极管Q30的基极和电阻R21的另一端和电阻R19的一端，所述电阻R19的另一端连接三极管Q30的发射极后形成输出端正极Vled+；所述电阻R24的另一端连接运算放大器U1A的3号引脚和电容CJ10的一端，所述电容CJ10的另一端连接运算放大器U1A的4号引脚和电阻R23的另一端后接地形成输出端负极，所述运算放大器U1A的2号引脚连接电阻R22的一端，所述电阻R22的另一端连接电阻R25的另一端和运算放大器U1A的1号引脚，所述运算放大器的8号引脚外接线性电源VDD。