[发明专利]乘法器、数据处理方法、芯片及电子设备

权利要求书

1.一种乘法器，其特征在于，所述乘法器包括：判断电路、数据扩展电路、编码电路以及压缩电路，所述判断电路的输出端与所述数据扩展电路的输入端连接，所述判断电路的输出端与所述编码电路的第一输入端连接，所述数据扩展电路的输出端与所述编码电路的第二输入端连接，所述编码电路的输出端与所述压缩电路的输入端连接；

其中，所述判断电路用于判断接收到的数据与所述乘法器可处理数据的位宽是否相等，并根据判断结果确定所述数据是否需要通过与所述判断电路的输出端相连的数据扩展电路进行处理，所述数据扩展电路用于对接收到的数据进行扩展处理，所述编码电路用于对接收到的数据进行编码处理得到目标编码的部分积，所述压缩电路用于对目标编码的部分积进行累加处理。

2.根据权利要求1所述的乘法器，其特征在于，所述编码电路中包括第三输入端，用于接收输入的功能选择模式信号；所述压缩电路中包括第一输入端，用于接收输入的功能选择模式信号。

3.根据权利要求1所述的乘法器，其特征在于，所述判断电路包括：数据输入端口和数据输出端口；所述数据输入端口用于接收进行乘法运算的数据，所述数据输出端口用于输出接收到的所述数据。

4.根据权利要求1所述的乘法器，其特征在于，所述数据扩展电路包括：数据输入端口、数据扩展模式选择信号输入端口、功能选择模式信号输出端口以及扩展后的数据输出端口；所述数据输入端口用于接收所述判断电路输出的所述数据，所述数据扩展模式选择信号输入端口用于接收对接收到的所述数据进行扩展处理对应的数据扩展模式选择信号，所述功能选择模式信号输出端口用于输出根据数据扩展电路对接收到的所述数据进行扩展处理的模式，确定的功能选择模式信号，所述扩展后的数据输出端口用于输出扩展处理后的数据。

5.根据权利要求1所述的乘法器，其特征在于，所述编码电路包括：布斯编码子电路和部分积获取子电路，所述布斯编码子电路的输出端与所述部分积获取子电路的第一输入端连接；

其中，所述布斯编码子电路用于对接收到的数据进行布斯编码得到编码信号，所述部分积获取子电路用于根据所述编码信号得到目标编码的部分积。

6.根据权利要求5所述的乘法器，其特征在于，所述布斯编码子电路包括：数据输入端口和编码信号输出端口，所述数据输入端口用于接收进行布斯编码处理的数据，所述编码信号输出端口用于输出对接收到的数据进行布斯编码处理后得到的编码信号。

7.根据权利要求5所述的乘法器，其特征在于，所述部分积获取子电路包括：编码信号输入端口，数据输入端口和部分积输出端口，所述编码信号输入端口用于接收所述编码信号，所述数据输入端口用于接收所述数据，所述部分积输出端口用于输出根据编码信号与接收到的数据获取的目标编码的部分积。

8.根据权利要求1所述的乘法器，其特征在于，所述压缩电路包括：华莱士树组子电路和累加子电路；其中，所述华莱士树组子电路的输出端与所述累加子电路的输入端连接；所述华莱士树组子电路用于对目标编码的所述部分积进行累加处理，所述累加子电路用于对接收到的输入数据进行累加处理。

9.根据权利要求8所述的乘法器，其特征在于，所述华莱士树组子电路包括：华莱士树单元，所述华莱士树单元用于对目标编码的部分积的每一列进行累加处理。

10.根据权利要求8所述的乘法器，其特征在于，所述累加子电路包括：加法器，所述加法器用于对接收到的两个同位宽数据进行加法运算。

11.根据权利要求10所述的乘法器，其特征在于，所述加法器包括：进位信号输入端口，和位信号输入端口以及运算结果输出端口，所述进位信号输入端口用于接收进位信号，和位信号输入端口用于接收和位信号，运算结果输出端口用于输出进位信号与和位信号进行累加处理的结果。