[发明专利]一种应用于智能电网的嵌入式系统校时系统及其方法

权利要求书

1.一种应用于智能电网的嵌入式系统校时系统，应用于柔性交流输电FACTS产品控保装置通信管理板，其特征在于，所述校时系统包括：全球定位系统GPS模块、数字信号处理器DSP模块、现场可编程门阵列FPGA模块、嵌入式Linux系统CPU PowerPC、系统时间存储模块、电源模块；所述GPS模块、所述DSP模块、所述FPGA模块、所述PowerPC通过串行通信接口依次连接；所述GPS模块和所述DSP模块通过串行通信总线相连；

所述DSP模块，包括串行通信模块、以及总线控制寄存器、中断寄存器等寄存器保证DSP的正常运转，所述串行通信模块，集成多个串行通信协议的功能，可根据配置实现多个串行通信协议之一的通信模式，所述串行通信模块包含端口控制模块；

所述FPGA模块，包括具有两个独立端口的双口RAM模块、FPGA和FPGA配置芯片，所述双口RAM模块用于通过两路通道实现独立的读写功能，其中一路通道用于DSP读写，另一路通道用于PowerPC读写，所述FPGA配置芯片用来存贮FPGA的信息，所述FPGA对所述双口RAM模块进行读写控制及地址译码处理；

所述电源模块与各模块以及PowerPC连接，提供整个系统工作所需的电压。

2.如权利要求1所述的系统，其中，所述校时系统还包括系统时间存储模块，用于对系统时间进行累加。

3.如权利要求1所述的系统，其中，所述GPS模块包括GPS接收芯片、GPS发射芯片、卫星信号接收设备。

4.一种应用于智能电网的嵌入式系统校时方法，应用于权利要求1-3之一的一种应用于智能电网的嵌入式系统校时系统，其特征在于，所述校时方法包括：

步骤1，校时系统设备加电开机后，校时系统自动把DSP模块和FPGA模块的程序加载到相应的控制芯片中，使模块完成初始化；

步骤2，FPGA模块对所述DSP模块对应管脚进行配置，同时将所述DSP模块的输出时钟作为本地的全局时钟；

步骤3，GPS模块向所述DSP模块发送信号，串行通信模块对信号进行类型判断；

步骤4，当判断所述通信信号为IRIG-B校时信号时，所述串行通信模块基于所述IRIG-B校时信号从多个串行通信协议中选择适用的串行通信协议以通过串行通信总线进行通信；

步骤5，确定所述IRIG-B校时信号的串行通信模式为同步串行通信；

步骤6，判断耦合到所述串行通信总线的端口控制模块的配置模式，当所述端口控制模块被配置为用于所述串行通信总线上的异步通信时，根据所述本地的全局时钟信号，将所述端口控制模块从异步串行通信模式调整为同步串行通信模式；

步骤7，启用串行总线接口和选择的串行通信协议传输所述IRIG-B校时信号；

步骤8，所述DSP模块接收到所述IRIG-B校时信号，从所述IRIG-B校时信号获取当前时间数据对应的电平信号，将所述电平信号转化为当前的系统时间信息T0；

步骤9，所述DSP模块中断对系统时间的累加，产生中断IRQ；

步骤10，所述DSP模块把所述时间信息T0写到所述FPGA模块中所述双口RAM模块的约定地址中，所述FPGA模块将所述中断IRQ通过接口传输给PowerPC；

步骤11，所述PowerPC接收到所述中断IRQ后进行信息判断，当判断为校时信息中断时，记录此时系统时间信息T1；

步骤12，所述PowerPC启动中断服务子程序，从所述FPGA模块的所述双口RAM模块的约定地址中读取所述T0时间信息数据，记录此时系统时间信息T2；

步骤13，所述PowerPC使用系统函数校正系统时间。

5.如权利要求4所述的方法，其中，用于校正系统时间的所述系统函数为do_settimeofday()，校正公式为T＝T0+(T2-T1)。

6.如权利要求4所述的方法，其中，所述步骤7，启用串行总线接口和选择的串行通信协议传输所述IRIG-B校时信号，具体包括：

步骤7-1，接收传输速率请求；

步骤7-2，根据所述传输速率请求进行计算以产生一分数值；

步骤7-3，将预设的参考频率除以所述分数值，产生第一传输速率；

步骤7-4，将所述第一传输速率提供给所述DSP模块，使所述DSP模块根据所述第一传输速率接收所述IRIG-B校时信号；

步骤7-5，监控信号传输的传输错误率，若所述传输错误率超过阈值，调节所述分数值，将所述参考频率除以调节后的分数值，产生第二传输速率，将所述第二传输速率提供给所述DSP模块，使所述DSP模块根据所述第二传输速率接收所述IRIG-B校时信号。