[发明专利]三维存储器及其制造方法

说明书

本发明涉及一种三维存储器及其制造方法。该方法包括以下步骤：提供半导体结构，所述半导体结构具有核心区和分别位于所述核心区相对两侧的第一阶梯区和第二阶梯区，且所述半导体结构包括衬底和位于所述衬底上的堆叠层；处理所述堆叠层而在所述第一阶梯区形成第一阶梯结构，且在所述第二阶梯区形成第二初始阶梯结构，所述第一阶梯结构和所述第二初始阶梯结构位于所述堆叠层在厚度方向上的第一部分；在所述第一阶梯区和所述核心区上覆盖掩模层；以及处理所述第二阶梯区的堆叠层而使所述第二初始阶梯结构的深度下降，形成第二阶梯结构，所述第二阶梯结构位于所述堆叠层在厚度方向上的第二部分，其中所述第二部分位于所述第一部分之下。

技术领域

本发明主要涉及半导体制造方法，尤其涉及一种三维存储器及其制造方法。

背景技术

为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器 件，通过将存储器单元三维地布置在衬底之上来提高集成密度。

在例如3D NAND闪存的三维存储器中，存储阵列可包括核心(core)区和阶梯 区。阶梯区用来供存储阵列各层中的控制栅引出接触部。这些控制栅作为存储阵列 的字线，执行编程、擦写、读取等操作。

三维存储器的核心区两侧都会有阶梯区，而接触部(Contact)一般只从一侧 阶梯区引出，另一侧阶梯区为不起作用的虚拟(dummy)区。这种做法存在一些 缺点。首先，虚拟区的存在降低了50％的阶梯利用率；其次，修整三维存储器 的下部分台阶时，对光阻层厚度的要求非常高。实际工艺中，最后一次的修整 工艺经常出现光阻层厚度不够的情况。

发明内容

本发明提供一种三维存储器及其制造方法，可以提高阶梯区的阶梯利用率。

本发明为解决上述技术问题而采用的技术方案是提供一种三维存储器件 的制造方法，包括以下步骤：提供半导体结构，所述半导体结构具有核心区和 分别位于所述核心区相对两侧的第一阶梯区和第二阶梯区，且所述半导体结构 包括衬底和位于所述衬底上的堆叠层；处理所述堆叠层而在所述第一阶梯区形 成第一阶梯结构，且在所述第二阶梯区形成第二初始阶梯结构，所述第一阶梯 结构和所述第二初始阶梯结构位于所述堆叠层在厚度方向上的第一部分；在所 述第一阶梯区和所述核心区上覆盖掩模层；以及处理所述第二阶梯区的堆叠层 而使所述第二初始阶梯结构的深度下降，形成第二阶梯结构，所述第二阶梯结 构位于所述堆叠层在厚度方向上的第二部分，其中所述第二部分位于所述第一 部分之下。

在本发明的一实施例中，处理所述堆叠层而在所述第一阶梯区形成第一阶 梯结构，且在所述第二阶梯区形成第二初始阶梯结构的步骤包括：在所述第一 阶梯区形成多个分离的第一分区阶梯结构区，每个第一分区阶梯结构区具有一 个所述第一阶梯结构；在所述第二阶梯区形成多个分离的第二分区阶梯结构区， 每个第二分区阶梯结构区具有一个所述第二初始阶梯结构。

在本发明的一实施例中，每个第一分区阶梯结构区和第二分区阶梯结构区 的分区数量为2-5个。

在本发明的一实施例中，所述第一阶梯结构的任一阶梯和所述第二阶梯结构 的任一阶梯位于所述堆叠层的不同深度。

在本发明的一实施例中，处理所述第二阶梯区的堆叠层而使所述第二初始 阶梯结构的深度下降的步骤包括：刻蚀所述第二阶梯区的堆叠层中预定数目的 层，使所述第二初始阶梯结构的各阶梯的深度下降。

在本发明的一实施例中，所述第二初始阶梯结构具有虚拟阶梯，其中处理 所述第二阶梯区的堆叠层而使所述第二初始阶梯结构的深度下降时，保持所述 虚拟阶梯的深度。

在本发明的一实施例中，在所述虚拟阶梯处覆盖所述掩模层。