[发明专利]半导体结构的互连方法与半导体互连结构

说明书

本公开提供一种用于半导体互连结构的互连方法与半导体互连结构。互连方法包括：提供堆叠结构，堆叠结构包括多层键合的晶圆，每层晶圆的上表面设置有重布线层，重布线层包括多条金属导线；对堆叠结构垂直制作具有第一直径和第一长度的第一盲孔，第一盲孔在每层晶圆中的穿透位置位于金属导线之间，且第一直径小于金属导线的间距；以第一盲孔的中心为圆心制作具有第二直径和第一长度的第二盲孔，以使第二盲孔的侧壁露出金属导线，第二直径大于金属导线之间的间距；填充导电材料于第二盲孔。本公开的互连方法可以通过一次掩模刻蚀制程制作使堆叠结构中各层晶圆或芯片进行电连接的半导体互连结构。

技术领域

本公开涉及集成电路制造技术领域，具体而言，涉及一种用于半导 体互连结构的互连方法与半导体互连结构。

背景技术

在集成电路制造过程中，对多个芯片进行堆叠并建立机械连接和电 连接是减小集成电路体积的重要方法。现行的做法通常先对需要堆叠的 各芯片制作TSV(ThroughSilicon Vias，硅通孔)，然后形成每个TSV的 凸点(Micro-Bump)，最后使用片对片或片对晶圆的方式进行定位键合， 利用各凸点和TSV实现上层芯片和下层芯片的电连接。

首先，在片对片或片对晶圆的键合过程中，效率低导致成本高。另 外，需要预先对各芯片制作TSV，并制作凸点，在键合过程中定位失误、 连接失误的风险较大，容易导致上下层芯片之间的电连接通路断开，造 成良品率下降。

因此，需要一种能够克服上述问题的芯片间电连接解决方案。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公 开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现 有技术的信息。

发明内容

本公开的目的在于提供一种用于半导体互连结构的互连方法与半导 体互连结构，用于至少在一定程度上克服由于相关技术的限制和缺陷而 导致的半导体互连结构制造程序复杂、良品率低等问题。

根据本公开实施例的第一方面，提供一种用于半导体互连结构的互 连方法，包括：提供堆叠结构，所述堆叠结构包括多层键合的晶圆或芯 片，每层所述晶圆或芯片包括衬底和布线层，所述布线层包括多条金属 导线；对所述堆叠结构垂直制作具有第一直径和第一长度的第一盲孔， 所述第一盲孔在每层所述晶圆或芯片中的穿透位置位于所述金属导线之 间，且所述第一直径小于所述金属导线的间距，所述第一长度小于所述 堆叠结构的高度以所述第一盲孔的中心为中心制作具有第二直径和所述 第一长度的第二盲孔，以使所述第二盲孔的侧壁露出所述金属导线的端 面，所述第二直径大于所述金属导线之间的间距；填充导电材料于所述 第二盲孔。

在本公开的一种示例性实施例中，所述以所述第一盲孔的中心为中 心制作具有第二直径和所述第一长度的第二盲孔包括：

通过第一湿法蚀刻制程将所述第一盲孔位于每层所述晶圆或芯片衬 底中的部分扩宽至所述第二直径；

通过第二湿法蚀刻制程将所述第一盲孔位于每层所述晶圆或芯片的 布线层中的部分扩宽至所述第二直径以露出所述金属导线的端面，形成 所述第二盲孔。

在本公开的一种示例性实施例中，还包括：

在所述第二盲孔的内表面制作介电隔离层；

蚀刻所述介电隔离层以露出所述金属导线的端面和所述第二盲孔的 底部。

在本公开的一种示例性实施例中，所述在被蚀刻的材料表面制作介 电隔离层包括通过化学气相淀积工艺对被蚀刻的材料的表面沉积SiCN。

在本公开的一种示例性实施例中，所述蚀刻所述介电隔离层以露出 所述金属导线的端面和所述第二盲孔的底部包括：

通过等离子干蚀刻制程蚀刻所述金属导线位置的介电隔离层以露出 所述金属导线的端面、部分上表面和所述第二盲孔的底部。