[发明专利]一种芯片内置过温迟滞保护检测电路

权利要求书

1.一种芯片内置过温迟滞保护检测电路，包括：

PTAT电压产生电路，具有第一电源输入端、第二电源输入端、基准电压输出端、偏置电压输出端，其第一电源输入端接收正电源，其第二电源输入端接地，其基准电压输出端提供一个与温度无关的参考电压，其偏置电压输出端为后一级的PMOS管提供一个相同的偏置电压；

迟滞采样电路，具有第一电源输入端、第二电源输入端、偏置电压输入端、第一采样输出端、第二采样输出端，其第一电源输入端接收正电源，其第二电源输入端接地，其偏置电压输入端接收PTAT电压产生电路偏置电压输出端输出的偏置电压，其第一采样输出端用于输出恢复参考电压，其第二采样输出端用于输出过温保护启动电压；

温度迟滞检测电路，具有第一参考电压输入端、第二参考电压输入端、第三参考电压输入端、使能输出端，其第一参考电压输入端接收迟滞采样电路第一采样输出端输出的恢复参考电压，其第二参考电压输入端接收PTAT电压产生电路基准电压输出端输出的与温度无关的参考电压，其第三参考电压输入端接收迟滞采样电路第二采样输出端输出的过温保护启动电压，其使能输出端输出控制信号。

2.根据权力要求1所述的一种芯片内置过温迟滞保护检测电路，其特征在于，所述PTAT电压产生电路，包括：

第一PMOS管，具有栅极、源极和漏极，其源极耦接至第一电源输入端，其栅极耦接至偏置电压输出端；

第一PNP双极型晶体管，具有集电极、基极和发射极，其发射极耦接至第一PMOS管的漏极，其基极耦接至第一PNP双极型晶体管的集电极和第二电源输入端，其集电极耦接至第一PNP双极型晶体管的基极和第二电源输入端；

第二PMOS管，具有栅极、源极和漏极，其源极耦接至第一PMOS管的源极和第一电源输入端，其栅极耦接至第一PMOS管的栅极和偏置电压输出端；

第一电阻，具有第一端和第二端，其第一端耦接至第二PMOS管的漏极；

第二PNP双极型晶体管，具有集电极、基极和发射极，其发射极耦接至第一电阻的第二端，其基极耦接至第一PNP双极型晶体管的基极、第一PNP双极型晶体管的集电极、第二PNP双极型晶体管的集电极和第二电源输入端，其集电极耦接至第一PNP双极型晶体管的基极、第一PNP双极型晶体管的集电极、第二PNP双极型晶体管的基极和第二电源输入端；

第一运算放大器，具有反相端，同相端和输出端，其反相端耦接至第一PMOS管的漏极和第一PNP双极型晶体管的发射极，其同相端耦接至第二PMOS管的漏极和第一电阻的第一端，其输出端耦接至第一PMOS管的栅极、第二PMOS管的栅极和偏置电压输出端；

第三PMOS管，具有栅极、源极和漏极，其源极耦接至第一PMOS管的源极、第二PMOS管的源极和第一电源输入端，其栅极耦接至第一PMOS管的栅极、第二PMOS管的栅极和第一运算放大器的输出端和偏置电压输出端；

第二电阻，具有第一端和第二端，其第一端耦接至第三PMOS管的漏极，其第二段耦接至第一PNP双极型晶体管的基极、第一PNP双极型晶体管的集电极、第二PNP双极型晶体管的基极、第二PNP双极型晶体管的集电极和第二电源输入端。

3.根据权利要求1所述的一种芯片内置过温迟滞保护检测电路，其特征在于，所述迟滞采样电路，包括：

第四PMOS管，具有栅极、源极和漏极，其源极耦接至第一电源输入端，其栅极耦接至偏置电压输入端；

第五PMOS管，具有栅极、源极和漏极，其源极耦接至第一电源输入端，其栅极耦接至第四PMOS管的栅极和偏置电压输入端；

第三电阻，具有第一端和第二端，其第一端耦接至第四PMOS管的漏极，其第二端耦接至第一采样输出端；

第四电阻，具有第一端和第二端，其第一端耦接至第三电阻的第二端和第一采样输出端，其第二端耦接至第二电源输入端；

第五电阻，具有第一端和第二端，其第一端耦接至第五PMOS管的漏极，其第二端耦接至第二采样输出端；

第六电阻，具有第一端和第二端，其第一端耦接至第五电阻的第二端和第二采样输出端，其第二端耦接至第四电阻的第二端和第二电源输入端。