[发明专利]基于交换芯片的18路无阻塞SRIO网络拓扑装置及方法

说明书

本发明涉及一种基于交换芯片的18路无阻塞SRIO网络拓扑结构及方法，属于数据存储技术领域。本发明采用最少片数的SRIO交换芯片实现18路无阻塞SRIO网络拓扑结构，18路任意两路节点都可以通过次拓扑结构实现SRIO 4x的高速数据交换，降低系统功耗，减少高速差分信号的布线难度。

技术领域

本发明属于数据存储技术领域，具体涉及一种基于交换芯片的18路无阻塞SRIO网络拓扑装置及方法。

背景技术

现在目前IDT公司的CPS1848交换芯片最多实现12路4x模式的交换互连，实现全双工无阻塞的交换网络。但是为了满足18路高速数据交换需求的全双工无阻塞的SRIO交换网络，单片CPS1848交换芯片已无法满足要求。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：如何设计采用最少片数的SRIO交换芯片实现18路无阻塞SRIO网络拓扑结构。

(二)技术方案

为了解决上述技术问题，本发明提供了一种基于交换芯片的18路无阻塞SRIO网络拓扑装置，由3颗CPS1848交换芯片即CPS1848芯片A、CPS1848芯片B和CPS1848芯片C级联而成，每颗CPS1848交换芯片本身用于提供12路SRIO 4x高速数据交换，CPS1848芯片A有3路SRIO 4x与CPS1848芯片B的3路SRIO 4x一对一地互联，另3路SRIO 4x与CPS1848芯片C的3路SRIO 4x一对一地互联，CPS1848芯片B的另3路SRIO 4x与CPS1848芯片C的另3路SRIO 4x一对一地互联，CPS1848芯片A、CPS1848芯片B和CPS1848芯片C各自剩下的6路SRIO 4x共同提供18路无阻塞全双工交换节点。

本发明还提供了一种所述的18路无阻塞SRIO网络拓扑结构的工作方法，定义CPS1848芯片A与CPS1848芯片B之间的通路为通路①，CPS1848芯片A与CPS1848芯片C之间的通路为通路②，CPS1848芯片B与CPS1848芯片C之间的通路为通路③，CPS1848芯片A与18路无阻塞全双工交换节点之间的通路为通路④，CPS1848芯片B与18路无阻塞全双工交换节点之间的通路为通路⑤，CPS1848芯片C与18路无阻塞全双工交换节点之间的通路为通路⑥，则所述18路无阻塞SRIO网络拓扑结构的工作过程包括：

如果18路SRIO网络节点之间的交换不需要在CPS1848芯片A、CPS1848芯片B和CPS1848芯片C之间进行数据交换，则通路④对应的6路SRIO网络节点通过在CPS1848芯片A内部完成交换，通路⑤对应的6路SRIO网络节点在CPS1848芯片B内部完成交换，通路⑥对应的6路SRIO网络节点在CPS1848芯片C内部完成交换。

优选地，所述18路无阻塞SRIO网络拓扑结构的工作过程还包括：如果SRIO网络节点需要CPS1848芯片A与CPS1848芯片B之间进行12路数据交换，则通路④对应的6路SRIO网络节点数据传输至CPS1848芯片A，再通过通路①和(通路②、通路③)传输至CPS1848芯片B，最后传输至通路⑤对应的6路SRIO节点。其余6路SRIO网络节点通过通路⑥在CPS1848芯片C内部完成交换。

优选地，SRIO网络节点在CPS1848芯片A与CPS1848芯片C之间进行12路数据交换的过程，与SRIO网络节点在CPS1848芯片A与CPS1848芯片B之间进行12路数据交换的过程类似。

优选地，在CPS1848芯片B与CPS1848芯片C之间进行12路数据交换流程与SRIO网络节点在CPS1848芯片A与CPS1848芯片B之间进行12路数据交换的过程类似。