[发明专利]GOA电路及显示面板

权利要求书

1.一种GOA电路，其特征在于，包括：多级级联的GOA单元，每一级GOA单元均包括：上拉控制模块、下传模块、上拉模块、下拉模块、下拉维持模块以及自举电容；

所述上拉控制模块接入上一级级传信号以及上一级扫描信号，并电性连接于第一节点，用于在所述上一级级传信号的控制下将所述上一级扫描信号输出至所述第一节点；

所述下传模块接入第一高频时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级级传信号；

所述上拉模块接入所述第一高频时钟信号，并电性连接于所述第一节点，用于在所述第一节点的电位控制下输出本级扫描信号；

所述下拉模块接入下一级扫描信号、第二高频时钟信号以及第一参考低电平信号，并电性连接于所述第一节点以及所述本级扫描信号，用于在所述下一级扫描信号的控制下，将所述第二高频时钟信号的高电位输出至所述第一节点，以下拉所述本级扫描信号的电位至所述第一高频时钟信号的低电位；

所述下拉维持模块接入第一低频时钟信号、第二低频时钟信号、所述第一参考低电平信号以及第二参考低电平信号，并电性连接于所述第一节点以及所述本级扫描信号，用于在所述下拉模块下拉所述第一节点的电位以及所述本级扫描信号的电位后将所述第一节点的电位维持在所述第二参考低电平信号的电位，以及将所述本级扫描信号的电位维持在所述第一参考低电平信号的电位；

所述自举电容的一端电性连接于所述第一节点，所述自举电容的另一端电性连接于所述本级扫描信号；

所述下拉模块包括：第四晶体管与第五晶体管；

所述第四晶体管的栅极以及所述第五晶体管的栅极均电性连接于所述下一级扫描信号；所述第四晶体管的源极电性连接于所述第二高频时钟信号，所述第五晶体管的源极电性连接于所述第一参考低电平信号；所述第四晶体管的漏极电性连接于所述第一节点，所述第五晶体管的漏极电性连接于所述本级扫描信号。

2.根据权利要求1所述的GOA电路，其特征在于，所述上拉控制模块包括：第一晶体管；

所述第一晶体管的栅极电性连接于所述上一级级传信号，所述第一晶体管的源极电性连接于所述上一级扫描信号，所述第一晶体管的漏极电性连接于所述第一节点。

3.根据权利要求1所述的GOA电路，其特征在于，所述下传模块包括：第二晶体管；

所述第二晶体管的栅极电性连接于所述第一节点，所述第二晶体管的源极电性连接于所述第一高频时钟信号，所述第二晶体管的漏极电性连接于所述本级级传信号。

4.根据权利要求1所述的GOA电路，其特征在于，所述上拉模块包括：第三晶体管；

所述第三晶体管的栅极电性连接于所述第一节点，所述第三晶体管的源极电性连接于所述第一高频时钟信号，所述第三晶体管的漏极电性连接于所述本级扫描信号。

5.根据权利要求1所述的GOA电路，其特征在于，所述下拉维持模块包括第一下拉维持单元和第二下拉维持单元，所述第一下拉维持单元和所述第二下拉维持单元在所述下拉模块拉低所述第一节点的电位和所述本级扫描信号的电位后，交替将所述第一节点的电位维持在所述第二参考低电平信号的电位，以及将所述本级扫描信号的电位维持在所述第一参考低电平信号的电位。