[发明专利]半导体器件及其掺杂方法

说明书

本发明公开了一种半导体器件及其掺杂方法，基于设定图形结构的第一刻蚀阻挡层刻蚀位于高压器件区上的栅极层，形成第一栅极，基于所述第一刻蚀阻挡层以及所述第一栅极，进行第一离子注入，在所述高压器件区内形成第一掺杂区，采用第一刻蚀阻挡层以及第一栅极同时作为第一离子注入的掩膜，使用较薄厚度的栅极层即可阻挡第一离子注入时较高的注入能量，以在第一离子注入的过程中保护高压器件区的有源区，由于栅极层较薄，使得低压器件区实现较快的响应速度，可以同时兼顾高压器件区以及低压器件区，使得二者均具有较好的性能，提高了半导体器件的性能，使得半导体器件整体的性能较好。

技术领域

本发明涉及半导体器件制作技术领域，更具体的说，涉及一种半导体器件及其掺杂方法。

背景技术

随着科学技术的不断发展，越来越多的电子设备被广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了局的便利，成为当前人们不可或缺的重要工具。

半导体器件是电子设备实现各种功能集成电路的主要元件。一些功能电路，如电源管理电路或是存储电路，为了实现设定功能以及性能参数，需要采用同时具有高压器件(如高压MOS)功能以及低压器件(低压MOS)的半导体器件。这样需要在同一半导体器件一体集成高压器件区与低压器件区，以分别实现高压器件的功能以及低压器件的功能。

现有技术在制作上述半导体器件时，在形成轻型掺杂漏区过程中，高压器件区需要采用较大厚度的栅极层阻挡较大的能量注入，以保护高压器件的有源区，但是与之矛盾的是，低压器区件需要采用较薄的栅极层来实现较快的器件响应速度，为了解决该问题，现有技术，栅极层一般是采用一个折中的厚度，该厚度小于高压器件区需要阻挡较大能量注入的最优厚度，大于低压器件区需要实现较快器件响应速度的最优厚度，这样会导致高压器件区以及低压器件区的性能均有一定的降低，使得半导体器件的整体性能较差。

发明内容

为了解决上述问题，本发明技术方案提供了一种半导体器件及其掺杂方法，提高了半导体器件的性能。

为了实现上述目的，本发明提供如下技术方案：

一种半导体器件的掺杂方法，所述掺杂方法包括：

提供一衬底，所述衬底的第一表面内具有高压器件区以及低压器件区，所述第一表面上覆盖有栅介质层，所述栅介质层的表面上覆盖有栅极层；

在所述高压器件区上方的所述栅极层表面形成具有第一图形结构的第一刻蚀阻挡层；

基于所述第一刻蚀阻挡层，刻蚀所述高压器件区上方的所述栅极层，形成第一栅极；

基于所述第一刻蚀阻挡层以及所述第一栅极，进行第一离子注入，在所述高压器件区内形成第一掺杂区。

优选的，在上述掺杂方法中，在形成所述第一掺杂区后，还包括：

去除所述第一刻蚀阻挡层；

在所述低压器件区上方的所述栅极层表面形成具有第二图形结构的第二刻蚀阻挡层；

基于所述第二刻蚀阻挡层，刻蚀所述低压器件区上方的所述栅极层，形成第二栅极；

去除所述第二刻蚀阻挡层；

基于所述第二栅极，进行第二离子注入，在所述低压器件区内形成第二掺杂区。

优选的，在上述掺杂方法中，所述在所述高压器件区上的所述栅极层形成具有第一图形结构的第一刻蚀阻挡层，包括：

形成未图形化的第一刻蚀阻挡层，覆盖所述栅极层的表面；

对所述第一刻蚀阻挡层进行图形化处理，形成具有第一图形结构的第一刻蚀阻挡层，具有第一图形结构的第一刻蚀阻挡层包括第一部分以及第二部分，其第一部分覆盖所述第一栅极所在区域，其第二部分覆盖位于所述低压器件区上的所述栅极层所在区域。