[发明专利]一种删除Net金属连线的DRC处理方法

说明书

本发明提出一种删除Net金属连线的DRC处理方法，包括：步骤1、基于DRC得到的出现DRC错误的Net的信息，建立对应Net所属的电路节点类型，然后进入步骤2；步骤2、提取步骤1中所述电路节点类型为信号的Net，然后进入步骤3；步骤3、将步骤2提取的任意Net的金属连线删除，然后进入步骤4；步骤4、重新执行自动布线，然后进入步骤5；步骤5、通过执行DRC检查判断是否存在DRC错误，是则返回步骤1，否则结束。整个流程由工具自动完成全部操作，解放设计人员的双手。

技术领域

本发明涉及集成电路版图自动化设计领域，具体涉及一种删除Net金属连线的DRC处理方法。

背景技术

在使用EDA工具完成数字芯片后端版图设计流程中，其中有一条重要的影响因素是芯片的布通率，它直接影响一个芯片的成败。而芯片的布通率的直接表现为短路和相邻的连线之间的距离要求等DRC问题。因此当设计存在DRC问题时，需要着重去解决这个问题。目前，解决这个问题的做法如下：

通过EDA工具获取出现DRC的位置信息，设计人员往往通过手动删除出现DRC错误的位置附近的连线，然后让EDA工具重新执行布线操作。而手工的方式存在诸多的不好地方。一、手工操作需要耗费大量的时间才能完成，降低布线效率；二、存在大量的反复的操作, 尤其在版图数据量很大时，整个过程耗时太长，容易产生失误操作；三、设计人员还时刻关注这个操作并且不能离开；四、如果手动删除的连线中包含时钟的连线，很有可能会降低芯片的性能，更严重有可能影响到芯片的功能，导致这个芯片的失败。

整个操作过程耗时耗力，还有可能会因为人为误删而导致DRC (Design RuleCheck，设计规则检查)或LVS(Layout Versus Schematics，版图和原理图的 一致性检查)验证出错；还存在影响芯片性能与功能的因素，极大的限制的芯片设计的效率，从而导致芯片的推迟流片，推迟上市的时间，降低芯片的竞争力。

发明内容

本发明针对现有技术的状况，提出如下的技术方案：

一种删除Net金属连线的DRC处理方法，包括：步骤1、基于DRC检查得到的出现DRC错误的Net的信息，建立对应Net所属的电路节点类型，然后进入步骤2；步骤2、提取步骤1中所述电路节点类型为信号的Net，然后进入步骤3；步骤3、将步骤2提取的任意Net的金属连线删除，然后进入步骤4；；步骤4、重新执行自动布线，然后进入步骤5；步骤5、通过执行DRC检查判断是否存在DRC错误，是则返回步骤1，否则结束。

进一步地，所述步骤1之前，还包括执行自动布线，并进行DRC检查。

进一步地，所述Net的定义是电路节点，相当于同层或不同层的金属层之间的通孔层。

本发明实施例根据DRC位置信息上提取对应的电路节点Net的金属线类型，基于DRC及LVS准确的前提，删除DRC位置处任意的金属连线。本发明借助自动化脚本运行删除操作，不需要人为查看和操作，可以区分不同属性的连线，能够快速准确地删除DRC位置处的Net上的金属线。

附图说明

图1为本发明实施例的一种删除Net金属连线的DRC处理方法的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细描述。应当理解，下面所描述的具体实施例仅用于解释本发明，并不用于限定本发明。

为解决现有技术操作的不合理，本发明的目的是提供一种删除Net金属连线的DRC处理方法，主要是针对数字芯片版图中出现的物理DRC问题，本发明技术方案利用不同金属层连线之间的差异化，再根据DRC提供相关的错误位置信息，将不需要的金属层布线（如时钟与电源的连线等）剔除出去，然后基于DRC准确的前提下反复删除连线和布线，直到满足布线设计规则检查所允许的结果。