[发明专利]奇偶校验码的译码方法和译码系统

说明书

一种用于奇偶校验码的迭代译码的译码系统包括：第一环路，适于将与多个接收的数据符号对应的对数似然比值存储在存储器单元中；第二环路，适于当所述第一迭代步骤在所述第二迭代步骤之前时计算第二迭代步骤的校验至变量对数似然消息与第一迭代步骤的校验至变量对数似然消息之间的差；以及加法器单元，适于通过加上所述第二环路中计算的所述差更新存储在所述第一环路中的对数似然比值，其中所述第一环路和所述第二环路被同步使得所述加法器电路将更新的对数似然比值同步送到所述第一环路和所述第二环路。

技术领域

本发明涉及奇偶校验码的译码领域，具体地，涉及低密度奇偶校验(LDPC)码的高速译码。

背景技术

低密度奇偶校验(LDPC)码是一族由稀疏奇偶校验矩阵(PCM)表征的线性码。它们通常通过和积算法进行译码。现今，LDPC码属于已知最有效的纠错码类别并获得越来越多的应用。

F.R.Kschischang等人于2001年发表在IEEE Transaction on InformationTheory第47卷第2期第498-519页的论文“Factor graphs and the sum-productalgorithm(因子图与和积算法)”提供了和积算法的统一表示。LDPC码可以由因子图表示，所述因子图的因子节点和变量节点分别对应于校验方程和码变量。译码可通过使和积消息沿因子图的边缘迭代地传递来实现。

和积算法通常遵循两阶段调度。在每次迭代中，首先从变量节点到校验(即，因子)节点的第一所有消息(“变量至校验”消息)、然后从校验节点到变量节点的所有消息(“校验至变量”消息)被计算和传播。

Engling Yeo等人于2001年发表在Global Telecommunications Conference,2001(GLOBECOM'01)汇刊第5卷第3019-3024页中的论文“High throughput low-densityparity-check decoder architecture(高吞吐量低密度奇偶校验译码器架构)”介绍了称为“交错调度”的替代调度。根据此方法，校验节点聚集在若干组中。属于相同组的节点同时被处理，而不同节点组顺序地被处理。由此，从每个组获得的中间更新可为已经位于相同迭代内的后续组所用。不仅使此调度提高了性能，而且需要较少的存储空间。

M.Mansour和N.R.Shanbhag于2003年发表在IEEE Transactions on Very LargeScale Integration(VLSI)systems第11卷第16期第976-996页中的论文“High-throughputLDPC decoders(高吞吐量LDPC译码器)”给出了turbo译码消息传递(TDMP)算法，该算法依赖于相同的调度。

D.E.Hocevar发表在IEEE Workshop on Signal Processing Systems,2004(SIPS2004)汇刊第107-112页中的论文“A reduced complexity decoder architecture vialayered decoding of LDPC codes(经由LDPC码的分层译码降低复杂度的译码器架构)”介绍了“分层译码”，该译码采用了相似的理念。

当并行处理的校验方程相互独立时，分层译码或TDMP或交错调度最佳地执行。从本公开的意义而言，“分层LDPC码”可以由具有块结构的PCM定义，其中所述块结构的子矩阵是一致大小p×p的置换矩阵。下面，我们将每组p个连续行称为“块行”，并将每组p个连续列称为“块列”。

为了说明，图1示出了示例性分层LDPC码的PCM，其中∏_i，j表示第i块行与第j块列的交叉处的置换子矩阵，空实体对应于大小为p×p的零子矩阵。由于置换矩阵具有常量行权重1和常量列权重1，因此每个“块行”对应于相互独立的方程，即，涉及不相交的变量集的方程。由此，分层LDPC码非常适合最大并行度为p个校验节点的分层译码。