[发明专利]形成用于半导体结构的方法以及由该方法制造的半导体结构

说明书

一种用于形成半导体结构的方法，所述方法包括：‑提供单晶基材，其上表面覆盖有掩模层，该掩模层包括暴露上表面的至少一个开口，‑通过在开口中外延生长包含第一III族氮化物的第一层来填充开口，‑通过外延横向过生长，第一层进一步生长到开口上方和掩模层上，其中，至少一个开口具有顶表面，所述顶表面由形成平行于所述上表面的多边形的三个或更多个直边限定，并且多边形相对于所述单晶基材的晶格以允许所述第一层沿垂直于至少一个边的方向外延横向过生长的方式取向，从而形成细长结构。

技术领域

本发明涉及半导体制造领域。更具体地，本发明用于制造III族-N半导体结构的方法和由其制造的III族-N半导体结构。

背景技术

在半导体制造中，使用CMOS技术。由于过去几年在密度缩放(density scaling)、芯片上功能和装置性能方面的严格要求，正在探索新装置替代方案以及新材料的集成。

在现在探索的新材料中，III-V材料备受瞩目。III-V材料具有一些特性，使其比Si更适合某些应用。在这些之中，我们可以引用直接带隙的存在，该带隙允许发光以及因此允许其在用于发光二极管(LED)和光检测中使用，以及其在光传感器中使用；其热稳定性和高介电强度，该热稳定性和高介电强度使其可用于高功率电子装置(例如，射频高电子迁移率晶体管，RF-HEMT)；以及其宽带隙，该宽带隙已在微机电系统(MEMS)中使用。然而，III-V材料与Si的集成仍是一个挑战。

沿着这些方向，最近隧道场效应晶体管(TFET)引起了极大关注，成为替代低功率应用的亚10nm范围MOSFET技术的潜在替代装置之一，III-V族材料集成为这些装置中的通道层材料是半导体工业研究和发展的重点。

由于InN和GaN之间的高带偏移及其直接能带图，III族-N隧道结(例如In(Ga)N/GaN隧道结(TJ))可能是TFET应用的潜在候选者。然而，实现In(Ga)N/GaN互补TFET装置存在若干挑战，这些挑战是用CMOS技术的III-N材料和装置的单片集成，以及在Si基材上生长时III-N的高缺陷密度，其可以显著增加TFET的栅漏。

另一方面，相对于集成III-V族通道层材料，分别为约8％和12％的InP和In(Ga)As与Si之间的晶格失配带来了挑战。尽管几种生长技术选项(例如纵横比捕获(ART))可以帮助制造基于InGaAs/InP材料系统的功能装置，但仍有一些难以克服的缺点。其中一些挑战是，例如，用于生长高质量的InP缓冲区(buffer)的高成本的TBP前体和高流量的NH₃(具有高V/III比)增加了制造成本。此外，InGaAs/InP的热稳定性和化学稳定性较差，这使得很难与其它标准CMOS制造技术集成。而且，由于化学不稳定性问题，将InGaAs/InP引入CMOS加工线的污染风险高。另外，由于InGaAs/InP的低能量带隙，InGaAs/InP FINFET中存在漏极到Si缓冲区(buffer)的高泄漏。另一挑战是缩放能力和装置性能改进受限于沟槽内InGaAs/InP的材料物理限制。InGaAs FIN越窄，载体(carrier)迁移越少。

因此，本领域仍然需要用于解决上文概述的一些或所有问题的形成半导体结构的方法。

发明内容

本发明的一个目的是提供更好的半导体结构及其制造方法。上述目的通过本发明所述的方法和半导体结构来实现。

上述目的是通过本发明所述的方法和装置实现的。

在第一方面中，本发明涉及形成半导体结构的方法，所述方法包括以下步骤：

-提供单晶基材，其上表面覆盖有掩模层，该掩模层包括暴露上表面的至少一个开口，

-通过在其中外延生长包含第一III族氮化物的第一层来填充开口(通过选择性外延生长(SEG))，

-通过外延横向过生长(ELOG)，将第一层进一步生长到开口上方和掩模层上，