[发明专利]一种百兆1553B发控总线终端板卡

权利要求书

1.一种百兆1553B发控总线终端板卡，其特征在于，所述终端板卡包括CPCI底板连接器、处理器、FPGA、模拟前端和连接器；

所述CPCI底板连接器用于传输PCI信号，实现所述终端板卡与发控设备主板之间的通信；

所述处理器通过所述CPCI底板连接器与所述发控设备主板互连，用于对所述终端板卡的数据传输及其通讯协议处理进行管理；

所述FPGA连接在所述处理器与模拟前端之间，用于实现百兆1553B总线协议的智能处理和所述处理器的智能接口功能；

所述模拟前端连接在所述FPGA与连接器之间；所述模拟前端包括功率放大电路、抗混叠滤波器、平滑滤波器、高速ADC和高速DAC；所述功率放大电路用于实现对百兆1553B信号的放大；所述抗混叠滤波器用于实现在经所述功率放大器放大后的模拟信号进入所述高速ADC前的频率混叠；所述高速ADC用于将模拟信号转换成数字量并传输给所述FPGA；所述高速DAC用于将FPGA输出数字量转换成对应的模拟量；所述平滑滤波器用于对所述高速DAC输出的不平滑信号进行处理，经过所述平滑滤波器处理后的信号通过所述功率放大电路后进入1553B总线线缆；

所述连接器用于实现所述终端板卡与百兆1553B总线的连接。

2.如权利要求1所述的终端板卡，其特征在于，所述处理器选用的是DSP6455。

3.如权利要求2所述的终端板卡，其特征在于，所述FPGA选用的是Stratix Ⅳ FPGA。

4.如权利要求3所述的终端板卡，其特征在于，所述DSP6455将所述发控设备主板传输过来的数据首先缓存在DDR2中，随后存储到Stratix Ⅳ FPGA的RAM中。

5.如权利要求4所述的终端板卡，其特征在于，所述DDR2与RAM之间使用DSP6455的EMIF或SRIO进行传输。

6.如权利要求2所述的终端板卡，其特征在于，由125M晶振为DSP6455提供工作时钟。

7.如权利要求3所述的终端板卡，其特征在于，NANDFLASH挂接在Stratix Ⅳ FPGA上，用于实现百兆通路的MT功能，存储总线上的数据。

8.如权利要求1所述的终端板卡，其特征在于，所述高速ADC选用的是AD9643，所述高速DAC选用的是AD9746。

9.如权利要求1所述的终端板卡，其特征在于，所述模拟前端的电源采用平稳且隔离的5V电源，是由所述CPCI底板连接器上的12V电源通过DC-DC电源转换为隔离6V电源，所述隔离6V电源再通过LDO电源转换为高平稳度的5V电源。

10.如权利要求3所述的终端板卡，其特征在于，所述终端板卡的时钟方案采用AD9516来实现；所述DSP6455通过SPI总线对AD9516进行配置，所述AD9516产生的时钟为所述高速ADC、高速DAC、Stratix Ⅳ FPGA和DSP6455提供工作时钟。