[发明专利]一种MPU与FPGA扩展多串口的实现方法

说明书

本发明涉及一种MPU与FPGA扩展多串口的实现方法，在数据传输中使用MPU内部的DMA控制器进行数据的传输与控制；在FPGA侧，当串口检测到开始信号，FPGA通过串口配置模块中的寄存器的参数对接收到的数据进行解帧、存储，当存入一帧字节后，接收FIFO在此帧数据后添加时间戳；发送数据时，相关串口根据其相应的串口配置模块中的寄存器的参数对发送FIFO中的数据进行组帧，然后通过串口发送出去；在MPU侧，控制串口数据的收发，MPU通过FPGA扩展的每路串口定义的相关寄存器地址进行寻址操作，MPU通过中断查询的方式定时地对相关串口进行轮询操作。本发明具有高效精准、复用性强、研制周期短、成本低的优点；同时也降低了产品成本，增强了产品的易维护性。

技术领域

本发明属于现场可编程门阵列FPGA技术领域，具体涉及一种基于DMA技术实现MPU与FPGA扩展多串口的方法。

背景技术

随着电子科技水平的不断发展，高性能的集成电路的性价比也不断提升，像FPGA现场可编程门阵列；Intel、AMD、Motorola、ARM等公司提供的通用性比较好、处理能力较强、可扩展性好的嵌入式处理器(本文中将其统一简称为MPU)产品等加速了电子产品的更新换代。

在多串口通信领域，随着FPGA以及MPU技术的发展，之前大量使用的普通串口扩展芯片的产量逐年减少、且价格也逐年提高，给相关设计产品的后期维护以及成本带来不小的麻烦。

正是由于传统的多串口扩展方法存在维护以及成本高的问题，后续出现了大量的MPU与FPGA扩展串口通信的方案。然而，随着现在集成电路的进一步发展，之前大量的方案已经不再适用于现在的处理芯片，实时性差、拖慢MPU工作效率等问题日益凸显。

发明内容

为解决上述技术问题，本发明提供一种基于DMA技术实现MPU与FPGA扩展多串口的一种方法。DMA技术是Direct Memory Access的缩写，其意思是“存储器直接访问”，它允许在外部设备和存储器之间直接读写数据，不需要CPU干预。本发明在数据传输中使用MPU内部DMA控制器进行数据的传输与控制，扩展的各个串口完全独立，各个串口在全双工收发环境下互不影响，每路串口波特率、奇偶校验等参数可单独设置，实际工作中所需要的串口个数可以按照实际情况进行配置，配置的串口不存在中断优先级的问题。本发明所采用的技术方案如下：

一种MPU与FPGA扩展多串口的实现方法，FPGA与MPU采用8路并行数据总线进行数据交互、采用8路地址总线实现寻址操作；在FPGA侧设置一个时钟计数器用于添加时间戳，每一路独立的异步串口单元各包括一个数据接收模块、数据发送模块、串口配置模块以及波特率发生器，所述的数据接收模块包括接收FIFO、数据接收寄存器，所述的数据发送模块包括发送FIFO、数据发送寄存器，所述的串口配置模块设置有用于保存数据传输与控制参数的寄存器，在数据传输中使用MPU内部的DMA控制器进行数据的传输与控制；

正常工作时，FPGA接收端检测到开始信号。在FPGA侧，当串口检测到开始信号，FPGA通过串口配置模块中的寄存器的参数对接收到的数据进行解帧、存储，当存入一帧字节后，接收FIFO在此帧数据后添加时间戳；发送数据时，相关串口根据其相应的串口配置模块中的寄存器的参数对发送FIFO中的数据进行组帧，然后通过串口发送出去；

在MPU侧，控制串口数据的收发，把对下的FPGA看成若干个FIFO单元，MPU通过FPGA扩展的每路串口定义的相关寄存器地址进行寻址操作，MPU通过中断查询的方式定时地对相关串口进行轮询操作。

MPU与FPGA在进行相关数据收发传输时，采用DMA技术，使系统运行效率更高。

本发明的有益效果：

1)本发明实现了异步串口通信的统一描述，克服了传统异步串口数据处理方法处理器效率差、研制周期长、成本高的缺陷，具有高效精准、复用性强、研制周期短、成本低的优点。