[发明专利]内埋式芯片封装及其制作方法与叠层封装结构

说明书

本发明提供一种内埋式芯片封装及其制作方法与叠层封装结构，所述内埋式芯片封装包括线路板、芯片、介电材料层以及增层线路结构。线路板包括玻璃基板以及至少一导电通孔。玻璃基板具有第一表面、与第一表面相对的第二表面以及贯穿玻璃基板的穿槽。导电通孔贯穿玻璃基板。芯片配置于穿槽内。介电材料层填充于穿槽内，且包覆芯片。增层线路结构配置于线路板上。增层线路结构与导电通孔电性连接。芯片的下表面暴露于介电材料层外。

技术领域

本发明涉及一种芯片封装及其制作方法与叠层封装结构，尤其涉及一种内埋式芯片封装及其制作方法与叠层封装结构。

背景技术

目前的芯片封装的方式皆需要先有一层封装胶层来保护芯片，之后再继续增层其他线路或是朝二维的方向做封装。然后，此时的堆叠以及组装往往会造成较大的翘曲，进而影响封装的良率以及后续的可靠度。

发明内容

本发明提供一种内埋式芯片封装，具有较佳的封装良率及可靠度。

本发明提供一种叠层封装结构，具有可增加堆叠结构和线路的好处。

本发明提供一种内埋式芯片封装的制作方法，以制作上述的内埋式芯片封装，可改善增层线路或封装所产生的翘曲问题。

本发明的内埋式芯片封装包括线路板、芯片、介电材料层以及增层线路结构。线路板包括玻璃基板以及至少一导电通孔。玻璃基板具有第一表面、与第一表面相对的第二表面以及贯穿玻璃基板的穿槽。导电通孔贯穿玻璃基板。芯片配置于穿槽内。介电材料层填充于穿槽内，且包覆芯片。增层线路结构配置于线路板上。增层线路结构与导电通孔电性连接。芯片的下表面暴露于介电材料层外。

在本发明的一实施例中，上述的芯片的下表面与玻璃基板的第二表面齐平。

在本发明的一实施例中，上述的增层线路结构包括第一线路层、第一介电层、第二线路层以及至少一第一导通孔。第一介电层覆盖第一线路层。第二线路层与第一线路层分别位于第一介电层的相对两侧。第一导通孔贯穿第一介电层，以电性连接第一线路层与第二线路层。

在本发明的一实施例中，上述的增层线路结构配置于玻璃基板的第一表面。内埋式芯片封装还包括图案化导电层以及锡球或铜柱。图案化导电层配置于玻璃基板的第二表面，以使增层线路结构与图案化导电层分别位于玻璃基板的相对两侧。锡球或铜柱配置于图案化导电层上，以使锡球或铜柱与线路板分别位于图案化导电层的相对两侧。

在本发明的一实施例中，上述的芯片的下表面为主动表面。主动表面朝向图案化导电层且与图案化导电层电性连接。

在本发明的一实施例中，上述的增层线路结构通过导电通孔与图案化导电层电性连接。

在本发明的一实施例中，上述的增层线路结构配置于玻璃基板的第二表面。内埋式芯片封装还包括锡球或铜柱。锡球或铜柱配置于增层线路结构上，以使锡球或铜柱与线路板分别位于增层线路结构的相对两侧。

在本发明的一实施例中，上述的芯片的下表面为主动表面。主动表面朝向增层线路结构且与增层线路结构电性连接。

在本发明的一实施例中，上述的穿槽连接玻璃基板的第一表面与第二表面。

本发明的叠层封装结构包括电路板、至少一上述内埋式芯片封装(增层线路结构配置于玻璃基板的第一表面)(以下简称为第一内埋式芯片封装)以及上述内埋式芯片封装(增层线路结构配置于玻璃基板的第二表面)(以下简称为第二内埋式芯片封装)。第一内埋式芯片封装配置于电路板上。第二内埋式芯片封装配置于第一内埋式芯片封装上。其中，第二内埋式芯片封装与电路板分别位于第一内埋式芯片封装的相对两侧。

在本发明的一实施例中，第二内埋式芯片封装的锡球或铜柱与第一内埋式芯片封装的增层线路结构电性连接。第一内埋式芯片封装的的锡球或铜柱与电路板电性连接。