[发明专利]一种片上系统IP的模块验证平台及方法

说明书

本发明公开了一种片上系统IP的模块验证平台及方法，包括：虚拟CPU、虚拟存储器以及能够通过指令控制的分别与IP接口对应的cmd_agent、data_agent以及scu_agent；为虚拟存储器、cmd_agent、data_agent以及scu_agent分配不同的数据总线地址；所述虚拟CPU通过虚拟数据总线与虚拟存储器、cmd_agent、data_agent和scu_agent分别建立通信；本发明能够更加真实的模拟出了IP在SOC上的运行环境，明显提高验证效率，验证灵活性，验证完备性。

技术领域

本发明涉及片上系统(System on a chip：SOC)IP(Intellectual Property)模块验证技术领域，尤其涉及一种片上系统IP的模块验证平台及方法。

背景技术

各个功能IP是SOC的组成部分，通过实现各自IP的功能，最后IP集成完成SOC设计，各个IP的设计质量关系着最后SOC设计是否成功。然而，目前IP验证存在效率低，效果差等问题。

大部分IP包含命令接口，数据接口，时钟复位接口等多种独立的接口。如果在chip(芯片，下同)级验证仿真平台进行模块验证，一是很难通过cpu构造全部的合理激励，造成验证不完善，存在设计隐患；二是仿真速度慢，影响验证效率。

如果在模块级验证平台进行验证，各个接口单独发送随机激励，一是很难满足激励按照先后顺序发送的要求，二是仿真环境和IP实际使用环境有较大差别，不能供IP驱动参考。

现有的IP模块级验证方式一般是cmd_agent(命令发送单元代理，下同)、data_agent(数据发生单元代理，下同)、scu_agent(系统控制单元代理，下同)等各个agent(代理，下同)独立随机发送，通过全局变量、事件或者UVM(通用验证方法学，下同)中的virtualsequencer(虚拟序列发生器)等控制各个agent的发送顺序，这种方式虽然能够发送随机带约束的激励，完成IP验证，但是还是存在发送顺序控制复杂，并行发送实现困难，用例不灵活，难以给该IP驱动提供参考代码等问题。

发明内容

为了解决上述问题，本发明提出了一种片上系统IP的模块验证平台及方法，该验证平台架构能够适用于大部分具有多接口的功能IP的模块验证，能够结合chip级仿真和模块级仿真的优点，提高模块级验证的效果和质量，给之后的IP驱动提供参考代码。

为了实现上述目的，本发明采用如下技术方案：

在一个或多个实施方式中公开的一种片上系统IP的模块验证平台，包括：虚拟CPU、虚拟存储器以及能够通过指令控制的分别与IP接口对应的cmd_agent、data_agent以及scu_agent；为虚拟存储器、cmd_agent、data_agent以及scu_agent分配不同的数据总线地址；所述虚拟CPU通过虚拟数据总线与虚拟存储器、cmd_agent、data_agent和scu_agent分别建立通信；

虚拟CPU被配置为：通过控制指令的不同地址控制cmd_agent、data_agent以及scu_agent的接口通路，同时接受中断信号作为全局变量供虚拟CPU进行控制。

进一步地，所述虚拟CPU被配置为：

通过给cmd_agent地址指令，控制cmd_agent给DUV IP发送控制指令；

通过给data_agent地址指令，控制data_agent给DUV IP发送数据或接收数据；

通过给soc agent地址指令，控制DUV IP的时钟频率、复位信号。

进一步地，所述虚拟CPU具体为：通过SystemVerilog建立cpu写操作、cpu读操作、cpu延时操作以及中断处理任务，完成操作虚拟数据总线进行数据读、写、延时或者处理中断功能。