[发明专利]编码型快闪存储器及其制造方法有效
申请号: | 201811494625.2 | 申请日: | 2018-12-07 |
公开(公告)号: | CN110364198B | 公开(公告)日: | 2021-04-27 |
发明(设计)人: | 白田理一郎 | 申请(专利权)人: | 华邦电子股份有限公司 |
主分类号: | G11C11/40 | 分类号: | G11C11/40;G11C16/08;G11C16/26;H01L27/11521;H01L27/11551 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 王天尧;李秀芸 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 编码 闪存 及其 制造 方法 | ||
1.一种编码型快闪存储器,其特征在于,包含:
基板;
导电区,形成于所述基板上;
第一导电层,隔着第一绝缘层而形成在所述导电区上;
第二导电层,隔着第二绝缘层而形成在所述第一导电层上;
第三绝缘层,形成在所述第二导电层上;
多个柱状部,从所述基板的表面向垂直方向延伸至所述第三绝缘层,且包含主动区;以及
存储晶体管及选择晶体管,包围各柱状部的侧部;其中
所述存储晶体管包含控制栅极,所述选择晶体管包含选择栅极;
所述第一导电层及所述第二导电层中的一个是所述控制栅极、另一个是所述选择栅极;
多个绝缘层形成在所述控制栅极与所述柱状部之间,所述多个绝缘层间具有电荷储存层;
所述柱状部的一个端部电连接于位线,所述柱状部的另一个端部电连接于所述导电区;以及
一个存储单元包含一个存储晶体管与一个选择晶体管。
2.如权利要求1所述的编码型快闪存储器,其特征在于,所述柱状部是由硅构成,以多个绝缘层围绕所述柱状部,所述多个绝缘层间具有氮化硅膜。
3.如权利要求1所述的编码型快闪存储器,其特征在于,所述柱状部是由硅构成,以所述多个绝缘层围绕所述柱状部与所述控制栅极之间及所述柱状部与所述选择栅极之间,所述多个绝缘层间具有氮化硅膜。
4.如权利要求1至3任一项所述的编码型快闪存储器,其特征在于,所述控制栅极,对于存储单元阵列的全部的存储单元为共通。
5.如权利要求1至3任一项所述的编码型快闪存储器,其特征在于,所述导电区,对于存储单元阵列的全部的存储单元为共通。
6.如权利要求1至3任一项所述的编码型快闪存储器,其特征在于,所述快闪存储器更包含控制装置,所述控制装置在编程动作时,对选择存储单元的控制栅极施加第一编程电压、对所述导电区施加第二编程电压,经由所述选择栅极而使所述选择晶体管成为导通状态。
7.一种编码型快闪存储器的制造方法,其特征在于,包含下列步骤:
在基板上形成导电区;
在所述导电区上,隔着第一绝缘层而形成第一导电层;
在所述第一导电层上,隔着第二绝缘层而形成第二导电层;
在所述第二导电层上,形成第三绝缘层;
从所述第三绝缘层形成多个到达所述导电区的开口;
在各开口内,形成电荷储存用的绝缘层与柱状构造的主动区;以及
对所述第二导电层进行蚀刻,在邻接的所述柱状构造间,使所述第二导电层分离;其中
所述主动区的一个端部经由所述开口的导通孔而电连接于所述导电区,所述主动区的另一个端部电连接于位线;以及
所述第一导电层及所述第二导电层中的一个是存储晶体管的栅极、另一个是选择晶体管的栅极,一个存储单元包含一个存储晶体管与一个选择晶体管。
8.如权利要求7所述的编码型快闪存储器的制造方法,其特征在于,还包括:
对所述开口的底部的所述电荷储存用的绝缘层进行蚀刻,形成使所述导电区曝露的接触孔。
9.如权利要求7所述的编码型快闪存储器的制造方法,其特征在于,在对所述电荷储存用的绝缘层进行蚀刻时,在所述电荷储存用的绝缘层上形成有保护膜。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华邦电子股份有限公司,未经华邦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811494625.2/1.html,转载请声明来源钻瓜专利网。
- 上一篇:解码方法以及存储控制器
- 下一篇:半导体系统和半导体器件