[发明专利]一种应用于自容式TP采样控制的DAC

说明书

本发明公开了一种应用于自容式TP采样控制的DAC，自容式TP采样电路包括有CA、ADC、CB电容、开关P1～P10，所述DAC包括有6个两输入与非门NAND1～NAND6、一个反相器INV、一个可调电阻R、三个开关S1～S3。本发明的电路架构较为简洁，其所对应的版图面积较小。

技术领域

本发明涉及电子电路领域，具体涉及一种应用于自容式TP采样控制的DAC。

背景技术

自容式TP通过采用高灵敏度的电容感应技术，结合时序的控制通过CA对触控面板上的触摸点进行实时采样与处理。CA在对触控面板上的触摸点进行实时采样与处理的过程中，需要通过DAC对CB电容进行充放电的控制，从而实现对采样点的定量转化，然后通过ADC将CA转化的模拟量转成数字量。

DAC的功能实现在传统意义上是通过输入数字控制讯号，然后DAC根据对应的数字控制讯号将对应的模拟量输出。在自容式的TP采样过程中，则是需要通过DAC对CB电容进行充放电的功能，其基本功能如图1所示，以一个5-bits的DAC为例，DAC的输入讯号为DAC4:0，根据自容式TP采样所处的工作模式，需要DAC输出一个从0V到VREF的斜坡模拟讯号(此时开关P4闭合，开关P5断开，也就对应此时的CA输入的正极接VREF)，或者是需要DAC输出一个从VREF到0V的斜坡模拟讯号(此时开关P5闭合，开关P4断开，也就对应此时的CA输入的正极接VSS)。基于此需求，数字部分就需要对5-bits的DAC4:0进行遍历输入，也就是当处于开关P4闭合，开关P5断开的工作模式下，需要对5-bits的DAC4:0从“00000”逐步遍历到“11111”，共计31步；而当处于开关P5闭合，开关P4断开的工作模式下，则需要对5-bits的DAC4:0从“11111”逐步遍历到“00000”，同样共计31步。

然而传统的DAC从整体架构可以看出，如图2，其主要包括三个部分：电阻串分压(产生2ⁿ个分压点)，译码逻辑(产生2ⁿ个控制信号)，MUX选择(通过2ⁿ个控制信号选择2ⁿ个分压点中的其中一个送出到DAC_OUT)，其控制信号如下：

DAC_EN——DAC的使能控制信号，为“1”表示使能；

VREF——DAC的参考电压；

VSS——DAC的参考地；

DACn-1，0——n-bits的DAC数字码值输入；

DAC_OUT——DAC的输出信号；

传统架构的DAC需要先对参考电压按照DAC的位数进行分压处理，然后还需要通过逻辑译码将n位的DAC的数字输入讯号译码为2ⁿ位的内部控制讯号，之后通过MUX选择2ⁿ个分压点中的一个分压点送到DAC的输出。而对于自容式TP的采样应用场景来说，此种DAC的实现方式其电路设计较为复杂。

发明内容

本发明所要解决的问题是在实现DAC功能的前提下采用一种更为简洁更为有效的方式来实现该功能，提出一种应用于自容式TP采样控制的DAC。

本发明采用的技术方案是：

一种应用于自容式TP采样控制的DAC，自容式TP采样电路包括有CA、ADC、CB电容、开关P1～P10，其特征在于：所述DAC包括有6个两输入的与非门NAND1～NAND6、一个反相器INV、一个可调电阻R、三个开关S1～S3；