[发明专利]高速链路误码告警方法、装置、设备及可读存储介质

权利要求书

1.一种高速链路误码告警方法，其特征在于，基于高速链路接收端，包括：

轮询读取预设类型芯片内部的误码寄存器记载的误码数量；

当预设时间段内误码的增加个数超过预设阈值时，进行告警；

其中，所述预设阈值不大于存储系统正常运行状态时所述预设时间段内误码增加个数的最大值。

2.根据权利要求1所述的高速链路误码告警方法，其特征在于，所述当预设时间段内误码的增加个数超过预设阈值时，进行告警包括：

将所述预设时间段内误码的增加个数与预设告警范围进行匹配，根据匹配结果进行分级告警；所述分级告警的严重级别程度随着所述预设时间段内误码个数的增加而增加。

3.根据权利要求2所述的高速链路误码告警方法，其特征在于，所述当预设时间段内误码的增加个数超过预设阈值时，进行告警包括：

判断所述预设时间段内误码的增加个数是否超过第一预设阈值；

若是，则判断所述预设时间段内误码的增加个数是否超过第二预设阈值；

若所述预设时间段内误码的增加个数超过所述第二预设阈值，则进行高级别预警；若所述预设时间段内误码的增加个数没有超过所述第二预设阈值，则进行低级别预警；

其中，所述第一预设阈值小于所述第二预设阈值。

4.根据权利要求1所述的高速链路误码告警方法，其特征在于，所述轮询读取预设类型芯片内部的误码寄存器记载的误码数量包括：

检测到存储系统运行启动成功时，清除所述预设类型芯片的所述误码寄存器中的误码数量；

按照预设频率读取所述误码寄存器中的误码数量。

5.根据权利要求4所述的高速链路误码告警方法，其特征在于，所述清除所述预设类型芯片的误码寄存器中的误码数量为将所述预设类型芯片的误码寄存器中的误码数量置0。

6.一种高速链路误码告警装置，其特征在于，基于高速链路接收端，包括：

误码读取模块，用于轮询读取芯片内部的误码寄存器记载的误码数量；所述预设阈值不大于存储系统正常运行状态时所述预设时间段内误码增加个数的最大值；

告警模块，用于当预设时间段内误码的增加个数超过预设阈值时，进行告警。

7.根据权利要求6所述的高速链路误码告警装置，其特征在于，所述告警模块还用于将所述预设时间段内误码的增加个数与预设告警范围进行匹配，根据匹配结果进行分级告警；所述分级告警的严重级别程度随着所述预设时间段内误码个数的增加而增加。

8.根据权利要求6所述的高速链路误码告警装置，其特征在于，所述误码读取模块为检测到系统运行启动成功时，清除所述误码寄存器中的误码数量；按照预设频率读取所述误码寄存器中的误码数量的模块。

9.一种高速链路误码告警设备，其特征在于，包括处理器，所述处理器用于执行存储器中存储的计算机程序时实现如权利要求1至5任一项所述高速链路误码告警方法的步骤。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有高速链路误码告警程序，所述高速链路误码告警程序被处理器执行时实现如权利要求1至5任一项所述高速链路误码告警方法的步骤。