[发明专利]一种格雷码计数器

权利要求书

1.一种格雷码计数器，包括二进制计数器(4)，其特征在于：还包括与二进制计数器(4)连接的格雷码产生器(5)，二进制计数器(4)用于接收时钟信号或待计数信号，并输出二进制计数信号给格雷码产生器(5)，格雷码产生器(5)用于将二进制计数信号转换为格雷码计数信号；所述二进制计数器(4)输出的二进制计数信号包括累减二进制计数器信号Binb[N-2:0]和累加二进制计数器信号Bin[N-2:0]，累减二进制计数器信号由低到高定义为信号Binb[0]至Binb[N-2]，累加二进制计数器信号由低到高定义为信号Bin[0]至Bin[N-2]，其中N为大于2的正整数；所述二进制计数器(4)包括至少两个第二触发器(41)，每个第二触发器(41)组成一级二分频器，其中第一级第二触发器(41)的脉冲控制端用于对外接收时钟信号或待计数信号，每一级第二触发器(41)的同相输出端和反相输出端分别与格雷码产生器(5)连接，且每一级第二触发器(41)的反相输出端与该级第二触发器(41)的输入端连接，每一级第二触发器(41)的同相输出端与下一级第二触发器(41)的脉冲控制端连接，第1至第N-1级第二触发器(41)的同相输出端用于输出信号Binb[0]至Binb[N-2]，第1至第N-1级第二触发器(41)的反相输出端用于输出信号Bin[0]至Bin[N-2]；所述格雷码产生器(5)包括反相器和至少两个第一触发器(51)，第一个第一触发器(51)的脉冲控制端与反相器的输出端连接，反相器的输入端用于对外接收时钟信号或待计数信号，第1至第N-1个第一触发器(51)的输入端分别用于接收信号Binb[0]至Binb[N-2]，第2至第N-1个第一触发器(51)的脉冲控制端用于接收信号Bin[0]至Bin[N-3]，第N个第一触发器(51)的脉冲控制端用于接收信号Binb[N-3]，第N个第一触发器(51)的输入端与第N-1个第一触发器(51)的同相输出端连接，第1至第N个第一触发器(51)的输出端用于输出格雷码计数信号由低到高的信号gray[0]至gray[N-1]。

2.如权利要求1所述的格雷码计数器，其特征在于：所述第一触发器(51)采用双稳态触发器，所述双稳态触发器包括D触发器、JK触发器或T触发器。

3.如权利要求1所述的格雷码计数器，其特征在于：所述二进制计数器(4)和所述格雷码产生器(5)之间为异步通信。

4.如权利要求1或2所述的格雷码计数器，其特征在于：所述第一触发器(51)为数字上升沿触发。

5.如权利要求1所述的格雷码计数器，其特征在于：所述第二触发器(41)采用双稳态触发器，所述双稳态触发器包括D触发器、JK触发器或T触发器。

6.如权利要求1所述的格雷码计数器，其特征在于：所述第二触发器(41)为数字上升沿触发。