[发明专利]SRAM的6T存储单元结构

说明书

本发明公开了一种SRAM的6T存储单元结构，由第一和第二选择管、第一和二PMOS管、第一和第二NMOS管连接成6T存储单元结构，两个选择管分别形成在第一和二有源区中；两个PMOS管形成在第三有源区中；两个NMOS管形成在第四有源区中；第一和第二有源区都具有第一宽度，第三有源区具有第二宽度，第四有源区具有第三宽度，第三宽度大于第一宽度大于第二宽度，用以优化电路读窗口和写窗口，沟道区宽度相同的晶体管设置在相同的有源区中，各有源区都分别采用相同的宽度的设置，能防止有源区宽度渐变。本发明能消除有源区的宽度变化对晶体管的沟道长度和宽度的影响，从而能提高器件之间的匹配度并从而提高良率，能增大工艺窗口。

技术领域

本发明涉及半导体集成电路，特别是涉及一种SRAM的6T存储单元结构。

背景技术

如图1所示，是现有SRAM的6T存储单元结构的版图；图2是图1所示的现有SRAM的6T存储单元结构的电路图，现有SRAM的6T存储单元结构由第一选择管101、第二选择管102、第一PMOS管103、第二PMOS管104、第一NMOS管105和第二NMOS管106这6个晶体管连接而成，所述第一PMOS管103和所述第二PMOS管104作为两个上拉管(Pull Up，PU)，所述第一NMOS管105和所述第二NMOS管106作为两个下拉管(Pull Down，PD)。图1中，所述第一选择管101也用PG1表示，所述第二选择管102也用PG2表示，所述第一PMOS管103也用PU1表示，所述第二PMOS管104也用PU2表示，所述第一NMOS管105也用PD1表示，所述第二NMOS管106也用PD2表示。

图1中，所述第一选择管101和所述第一NMOS管105同时形成在有源区201d中，所述第二选择管102和所述第二NMOS管106同时形成在有源区201a中，所述第一PMOS管103形成在有源区201c中。所述第二PMOS管104形成在有源区201d中。

现有结构中，所述第一选择管101为NMOS管，所第二选择管102为NMOS管。

所述6T存储单元结构的6个晶体管的连接方式为：

所述第一选择管101的栅极和所述第二选择管102的栅极都连接到同一跟字线；所述第一选择管101的源区连接第一位线BL，所述第二选择管102的源区连接第二位线BLB，所述第二位线BLB和所述第一位线BL组成一对互为反相的位线结构；

所述第一PMOS管103的源区和所述第二PMOS管104的源区都连接到电源电压Vdd。

所述第一PMOS管103的漏区、所述第一NMOS管105的漏区、所述第一选择管101的漏区、所述第二PMOS管104的栅极、所述第二NMOS管106的栅极都连接到第一节点。

所述第二PMOS管104的漏区、所述第二NMOS管106的漏区、所述第二选择管102的漏区、所述第一PMOS管103的栅极、所述第一NMOS管105的栅极都连接到第二节点。第一节点和第二节点储存的信息为互为反相且互锁。

所述第一NMOS管105的源区和所述第二NMOS管106的源区都接地Vss。

6个晶体管的栅极结构都采用多晶硅栅202。

另外，图1中，所述第一NMOS管105和所述第一PMOS管103的多晶硅栅202连接成一体结构；所述第二NMOS管106和所述第二PMOS管104的多晶硅栅202连接成一体结构。

第一层金属204通过对应的接触孔203和底部的对应的结构如多晶硅栅202、源区或漏区连接。