[发明专利]SRAM的存储单元结构

权利要求书

1.一种SRAM的存储单元结构，其特征在于：由第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管连接成存储单元结构；

所述第一NMOS管和所述第二NMOS管作为两个选择管，所述第一PMOS管和所述第二PMOS管作为两个上拉管，所述第三NMOS管和所述第四NMOS管作为两个下拉管，所述第五NMOS管和所述第六NMOS管作为两个辅助管；

所述第一NMOS管、所述第二NMOS管、所述第五NMOS管和所述第六NMOS管都形成在第一有源区中；

所述第一PMOS管和所述第二PMOS管形成在第二有源区中；

所述第三NMOS管和所述第四NMOS管形成在第三有源区中；

所述第一有源区具有第一宽度，以所述第一宽度确定所述第一NMOS管和所述第二NMOS管的沟道区的宽度；

所述第二有源区具有第二宽度，以所述第二宽度确定所述第一PMOS管和所述第二PMOS管的沟道区的宽度；

所述第三有源区具有第三宽度，以所述第三宽度确定所述第三NMOS管和所述第四NMOS管的沟道区的宽度；

所述存储单元结构的各晶体管的连接方式为：

所述第一NMOS管的栅极和所述第二NMOS管的栅极都连接到同一根字线；所述第一NMOS管的源区连接第一位线，所述第二NMOS管的源区连接第二位线，所述第二位线和所述第一位线组成一对互为反相的位线结构；

所述第一PMOS管的源区和所述第二PMOS管的源区都连接到电源电压；

所述第一PMOS管的漏区、所述第三NMOS管的漏区、所述第一NMOS管的漏区、所述第二PMOS管的栅极、所述第四NMOS管的栅极和所述第五NMOS管的漏区都连接到第一节点；

所述第二PMOS管的漏区、所述第四NMOS管的漏区、所述第二NMOS管的漏区、所述第一PMOS管的栅极、所述第三NMOS管的栅极和所述第六NMOS管的漏区都连接到第二节点；所述第一节点和所述第二节点存储一对互为反相的信息且互相锁存；

所述第五NMOS管的栅极、所述第三NMOS管的源区和所述第四NMOS管的源区都接地；

所述第五NMOS管的源区和所述第六NMOS管的源区都接第一辅助电极；

所述第六NMOS管的栅极连接第二辅助电极；

所述第一有源区、所述第二有源区和所述第三有源区都分别采用相同的宽度的设置，能防止在同一有源区的宽度不同时所采用的有源区产生宽度渐变并防止由有源区的宽度渐变使各晶体管中的相应的晶体管的沟道区的有效宽度和有效长度产生变化，从而提高所述存储单元结构内的器件匹配；

在对所述存储单元结构的读取过程中：所述第一辅助电极和所述第二辅助电极都接地，所述第五NMOS管和所述第六NMOS管都截止；

在对所述存储单元结构的写入过程中：所述第一辅助电极连接所述第二位线，所述第二辅助电极接电源电压，所述第六NMOS管和所述第二NMOS管形成并联结构并增加对所述第二节点的写入电流，从而增大写窗口。

2.如权利要求1所述的SRAM的存储单元结构，其特征在于：在对所述存储单元结构处于待机状态时，所述第一辅助电极和所述第二辅助电极都接地。

3.如权利要求1所述的SRAM的存储单元结构，其特征在于：所述第三NMOS管由2个以上的NMOS子管并联而成，通过多个NMOS子管并联来提高所述第三NMOS管的下拉电流，从而增加器件的读取扰动窗口；

所述第四NMOS管由2个以上的NMOS子管并联而成，通过多个NMOS子管并联来提高所述第四NMOS管的下拉电流，从而增加器件的读取扰动窗口。

4.如权利要求1所述的SRAM的存储单元结构，其特征在于：在通过所述第六NMOS管和所述第二NMOS管并联从而满足写窗口的条件下，通过减少所述第二NMOS管的沟道区宽度来增加在读取过程中所述第四NMOS管对所述第二节点的下拉电流和所述第二NMOS管对第二节点的注入电流的比值，从而增加读扰动窗口。

5.如权利要求3所述的SRAM的存储单元结构，其特征在于：所述存储单元结构的各晶体管的栅极结构都采用多晶硅栅。