[发明专利]刻蚀方法、半导体器件及其制造方法

权利要求书

1.一种刻蚀方法，其特征在于，包括：

S1，提供一具有开口的衬底，所述开口的侧壁为垂直结构，所述开口的宽度小于500nm；

S2，沉积掩膜材料于所述开口的侧壁和底壁上，沉积所述掩膜材料的工艺气体中包括含碳气体，所述含碳气体为碳氢化合物气体；

S3，去除所述开口底壁上的所述掩膜材料，以暴露出所述开口底部的所述衬底的表面；

S4，以所述开口侧壁上的掩膜材料为掩膜，沿所述开口向下刻蚀所述开口底部的所述衬底，以增大所述开口的深度且保持所述开口的侧壁为垂直结构，避免所述开口为锥形；

S5，循环执行步骤S2至S4，随着循环次数的增加，步骤S2的工艺压力逐渐减小，步骤S3和步骤S4的工艺压力逐渐增加，直至所述开口的深度达到预设要求，且所述开口的深宽比为4:1～20:1。

2.如权利要求1所述的刻蚀方法，其特征在于，在步骤S1中，提供具有所述开口的所述衬底的步骤包括：首先，提供一衬底，在所述衬底上形成图案化掩膜层；然后，以所述图案化掩膜层为掩膜，刻蚀所述衬底以形成所述开口。

3.如权利要求2所述的刻蚀方法，其特征在于，所述图案化掩膜层的材质不同于所述掩膜材料；在步骤S2中，首先，沉积掩膜材料于所述开口的侧壁和底壁以及所述图案化掩膜层上，然后，通过化学机械平坦化工艺去除所述图案化掩膜层上的所述掩膜材料；或者，在步骤S2中，沉积掩膜材料于所述开口的侧壁和底壁以及所述图案化掩膜层上，在步骤S3中，采用清洗工艺去除所述开口底壁上的所述掩膜材料的同时，去除所述图案化掩膜层上的所述掩膜材料。

4.如权利要求3所述的刻蚀方法，其特征在于，所述刻蚀方法还包括：在所述开口的深度达到预设要求后，去除所述图案化掩膜层以及所述开口侧壁上的所述掩膜材料。

5.如权利要求1所述的刻蚀方法，其特征在于，在步骤S3和步骤S4中采用的工艺气体中不含碳元素。

6.如权利要求5所述的刻蚀方法，其特征在于，在步骤S3和步骤S4中采用的工艺气体为SF₆气体。

7.如权利要求2所述的刻蚀方法，其特征在于，在步骤S5循环执行步骤S2至步骤S4的过程中，步骤S2的工艺气体流量保持不变，步骤S3和步骤S4的工艺气体流量逐渐增加，步骤S2和步骤S4的工艺时间逐渐增加，步骤S3的工艺时间保持不变，步骤S2至步骤S4的源功率保持不变，步骤S2和步骤S4的偏压功率保持不变，步骤S3的偏压功率逐渐增加。

8.如权利要求7所述的刻蚀方法，其特征在于，在步骤S5中，每个循环所需时间为1.0s～2.0s，循环次数为85次～95次。

9.如权利要求7所述的刻蚀方法，其特征在于，在步骤S5中，随着循环次数的增加，步骤S2的工艺压力每次减小0.04mT～0.08mT，步骤S3和步骤S4的工艺压力每次分别增加0.015mT～0.02mT，步骤S3和步骤S4的工艺气体流量每次增加0.06mL～0.1mL，步骤S2的工艺时间每次增加5ms～6ms，步骤S4的工艺时间每次增加1ms～2ms，步骤S3的偏压功率每次增加0.5W～0.8W。

10.如权利要求1至9中任一项所述的刻蚀方法，其特征在于，在步骤S1中提供的所述衬底包括自下而上依次层叠的基底、氧化硅层和多晶硅层，所述氧化硅层中具有接触所述基底表面的导电接触插栓，形成的所述开口对准所述导电接触插栓并暴露出所述多晶硅层的表面；在步骤S5中形成的预设要求的所述开口暴露出所述导电接触插栓的顶表面，且使得所述导电接触插栓的顶表面高于所述氧化硅层的顶表面。

11.一种半导体器件的制造方法，其特征在于，包括：

采用权利要求1至10中任一项所述的刻蚀方法对一衬底进行刻蚀，以在所述衬底中形成预设要求的开口；以及，

在所述开口中填充所需材料，以制作半导体器件。

12.如权利要求11所述的半导体器件的制造方法，其特征在于，所述的所需材料包括金属、半导体和介电质中的至少一种。