[发明专利]一种包络检测电路

说明书

本发明涉及一种包络检测电路，包括带隙基准电压源，用于提供带隙基准电压信号；分压电路，用于根据带隙基准电压信号生成包络阈值信号；比较器，用于比较高速差分信号的电压幅值和包络阈值信号的电压阈值，并输出高电平或低电平信号；整形电路，用于对比较器输出的高电平或低电平信号进行整形，并输出包络检测信号。本发明能够用于监测高速差分信号传输的质量，当高速差分信号电压幅值小于包络电压阈值，则认为接收到的高速差分信号不正常，反之则认为接收到的高速差分信号正常。本发明电路结构简单，信号检测速度较快，具有灵活广泛的应用。

技术领域

本发明涉及微电子技术中的高速信号收发领域，尤其是一种高速差分信号的包络检测电路。

背景技术

高速信号收发在大规模数模混合SOC(系统级芯片)中扮演着至关重要的角色。随着集成电路技术和工艺水平的不断发展，芯片上的晶体管以及器件尺寸越做越小，芯片的集成度越来越高，接口的速度也越来越高，信号传输的电压幅值也越来越小，使得芯片上高速信号收发电路的设计难度与复杂度大大提高。

在高速差分信号收发的过程中，通常信号需要满足眼图要求，以确保信号能够正常被接收。当信号受到干扰或电路出现异常连接时，信号不满足眼图要求，有可能是电压幅值过小，此时接收端依然有可能接收到信号，并对接收到的信号进行数据恢复，但所恢复的数据存在较大的误码率。

为了解决以上问题，部分接口(如USB 2.0)中会需要一个包络检测电路，用于检测高速差分信号的电压幅值大小。当接收到的高速差分信号质量较差的时候，包络检测电路检测出异常情况的发生并报告给接收端，此时接收端必须忽略所接收到的数据。传统的包络检测电路结构复杂，而且速度较慢，难以满足越来越高的信号传输要求。

发明内容

为了克服现有技术的不足，本发明的目的是提供一种高速差分信号的包络检测电路，用于检测接收到的高速差分信号电压幅值是否满足具体规格要求。

本发明解决其技术问题所采用的技术方案是：

一种包络检测电路，包括带隙基准电压源，所述带隙基准电压源用于提供带隙基准电压信号；分压电路，所述分压电路与带隙基准电压源连接，用于根据带隙基准电压信号生成包络阈值信号；比较器，所述比较器包括两个输入端，第一输入端与分压电路连接，第二输入端与高速差分信号输入端连接，所述比较器用于比较高速差分信号的电压幅值和包络阈值信号的电压阈值，并输出高电平或低电平信号；整形电路，所述整形电路的输入端与比较器的输出端连接，用于对比较器输出的高电平或低电平信号进行整形，并输出包络检测信号。

进一步，所述比较器的第一输入端包括输入端vrefp和输入端vrefn，所述分压电路包括固定电阻R1和可变电阻R2，固定电阻R1的一端分别与带隙基准电压源和输入端vrefp连接，固定电阻R1的另一端分别与可变电阻R2的一端和输入端vrefn连接，可变电阻R2的另一端接地。

进一步，所述比较器包括电流源I1，PMOS管M1、M2、M3、M4，NMOS管M5、M6，M1的栅极与漏极、M2的栅极以及电流源I1的正端连接；M2的漏极、M3的源极以及M4的源极相连接；M3的栅极即为比较器的输入端vrefp，而M4的栅极则为比较器的输入端vrefn；M3的漏极以及M5的漏极和栅极相连接；M4的漏极、M6的漏极与栅极相连接；电流源I1的负极、M5的源极、M6的源极均连接到地；M1的源极、M2的源极均连接到电源。

进一步，所述比较器的第二输入端包括输入端vip和输入端vin，所述比较器包括PMOS管M7、M8、M9，NMOS管M10、M11，M7的栅极以及电流源I1的正端连接；M6的漏极与栅极相连接；M7的漏极、M8的源极以及M9的源极相连接；M8的栅极为比较器的输入端vip，而M9的栅极即为比较器的输入端vin；M8的漏极、M10的栅极与漏极相连接；M9的漏极、M11的栅极与漏极相连接；M10的源极、M11的源极均连接到地；M7的源极连接到电源。