[发明专利]基区电阻控制晶闸管、发射极开关晶闸管及制备方法

说明书

本公开提供一种基区电阻控制晶闸管、发射极开关晶闸管及制备方法，该基区电阻控制晶闸管，包括：衬底材料层、漂移区、表面结构层以及电极结构；漂移区为水平方向上交叉排列的N‑P‑N‑P型柱区构成的超结结构。本公开提供的基区电阻控制晶闸管、发射极开关晶闸管及制备方法中，漂移区采用超结结构，提高漂移区掺杂浓度、减小漂移区电阻，增强了晶闸管NMOS触发电流，同时利用超结P柱区抽取底部注入空穴，增大了晶闸管P基区空穴电流密度，加快了晶闸管开启，消除了snapback现象。超结漂移区电荷耦合效应增强了关断过程中对存储电荷的抽取作用，提高了MOS栅控晶闸管的关断速度，减小了关断功耗。

技术领域

本公开涉及功率半导体器件技术领域，尤其涉及一种基区电阻控制晶闸管、发射极开关晶闸管及制备方法。

背景技术

当前MOS栅控晶闸管主要包括MOS控制晶闸管(MCT)、基区电阻控制晶闸管(BRT)和发射极开关晶闸管(EST)等器件。与绝缘栅双极性晶体管(IGBT)相比，MOS栅控晶闸管具有导通电阻低、电流密度高、开启速度快等优势，在诸如脉冲功率等领域具有广阔的应用前景。

MOS栅控晶闸管主要包括四层N-P-N-P材料构成的晶闸管结构，通过NMOS注入电子电流开启晶闸管内部正反馈使器件导通，PMOS抽取反馈电流中断正反馈使器件关断。如图1所示，为基区电阻控制晶闸管(BRT)结构，该结构主要部分是N-P-N-P四层材料构成的晶闸管(图1左侧虚线框所示)，两个MOSFET区域：NMOS和PMOS(图1顶部两个虚线框所示)，以及寄生PNP晶体管(图1右侧虚线框所示)。

然而，在实现本公开的过程中，本申请发明人发现，与MCT相比，BRT和EST具有工艺和IGBT相兼容的优势，但在开启过程中工作状态从IGBT模式转换到晶闸管模式时，发生强烈的电导调制，容易导致器件导通电阻出现骤降，输出曲线出现snapback现象(如图2所示，由于器件寄生PNP晶体管，BRT在小电流时工作在IGBT模式，输出特性存在snap-back现象)，在多元胞器件中会造成开启不一致的问题，制约器件性能，影响器件可靠性。此外，器件在导通状态下由于强电导调制内部存储了大量载流子，致使关断过程较慢、关断功耗较高。如何有效解决snapback问题、提高器件关断速度、减小关断功耗，已经成为限制BRT/EST器件应用的关键。

公开内容

(一)要解决的技术问题

基于上述技术问题，本公开提供一种基区电阻控制晶闸管、发射极开关晶闸管及制备方法，以缓解现有技术中的MOS栅控晶闸管容易出现snapback现象，并且关断速度慢，关断功耗大的技术问题。

(二)技术方案

根据本公开的一个方面，提供一种基区电阻控制晶闸管，包括：衬底材料层；漂移区，其为水平方向上交叉排列的N-P-N-P型柱区构成的超结结构，形成于所述衬底材料层的上表面；表面结构层，形成于所述漂移区的上表面；以及电极结构，分别与所述衬底材料层和所述表面结构层连接。

在本公开的一些实施例中，其中：所述衬底材料层包括：P⁺掺杂层；N⁺缓冲层，其形成于所述P⁺掺杂层的上表面；以及N型辅助层，其形成于所述N⁺缓冲层的上表面；其中，所述漂移区形成于所述N型辅助层的上表面。

在本公开的一些实施例中，所述表面结构层包括：P基区，其形成于所述漂移区的上表面；N⁺掺杂区，其注入形成于所述P基区中；以及P⁺掺杂区；其注入形成于所述P基区或所述漂移区的所述N型柱区中；