[发明专利]用于转换奇偶校验矩阵的电路、错误校正电路及操作方法

说明书

本发明提供一种用于转换准循环低密度奇偶校验(QC‑LDPC)码的奇偶校验矩阵的电路、具有该电路的错误校正电路及操作该电路的方法。用于转换包括循环矩阵的QC‑LDPC码的奇偶校验矩阵的电路可包括：确定部件、选择部件以及条目替换部件，其中确定部件被配置成确定外部输入的奇偶校验矩阵是否具有满秩，选择部件被配置成基于确定部件的确定结果检测奇偶校验矩阵的行或列之中的线性相关行或列，并从线性相关行或列之中选择任何一行或列，并且条目替换部件被配置成利用零矩阵替换包括在所选择的一行或列中的循环矩阵中的任何一个。

相关申请的交叉引用

本申请要求于2018年5月4日提交的申请号为10-2018-0051975的韩国专利申请的优先权，其全部内容通过引用并入本文。

技术领域

本公开的各个实施例总体涉及一种用于转换准循环低密度奇偶校验(QC-LDPC)码的奇偶校验矩阵的电路、具有奇偶校验矩阵转换电路的错误校正电路以及操作该奇偶校验矩阵转换电路的方法。

背景技术

存储器系统可存储从外部装置接收的数据，并且可将存储的数据提供给外部装置。存储器系统可包括错误校正电路，以保证数据的可靠性。错误校正电路可使用错误校正码来执行错误校正编码和错误校正解码。

低密度奇偶校验(LDPC)码是强错误校正码。这归因于LDPC迭代解码方案的特性，其中随着码的长度增加，每一个位的错误校正能力得到提高，而每一个位的计算复杂度保持不变。将具有使用k×k个零矩阵或循环矩阵的阵列进行配置的奇偶校验矩阵的LDPC码称为“准循环低密度奇偶校验(QC-LDPC)码”。

发明内容

本公开的各个实施例涉及能够转换QC-LDPC码的奇偶校验矩阵的奇偶校验矩阵转换电路、具有该奇偶校验矩阵转换电路的错误校正电路以及操作该奇偶校验矩阵转换电路的方法。

本公开的实施例可提供一种用于转换包括循环矩阵的准循环低密度奇偶校验(QC-LDPC)码的奇偶校验矩阵的电路。该电路可包括：确定部件、选择部件以及条目替换部件，其中确定部件被配置成确定外部输入的奇偶校验矩阵是否具有满秩，选择部件被配置成基于确定部件的确定结果检测奇偶校验矩阵的行或列之中的线性相关行或列，并从线性相关的行或列之中选择任何一行或列，并且条目替换部件被配置成利用零矩阵替换包括在所选择的一行或列中的循环矩阵中的任何一个。

本公开的实施例可提供一种转换包括循环矩阵的准循环低密度奇偶校验(QC-LDPC)码的奇偶校验矩阵的方法。该方法可包括：确定外部输入的奇偶校验矩阵是否具有满秩，基于所确定的结果检测奇偶校验矩阵的行或列之中的线性相关行或列，并从线性相关的行或列之中选择任何一行或列，并且利用零矩阵替换包括在所选择的一行或列中的循环矩阵中的任何一个。

本公开的实施例可提供一种使用包括循环矩阵的准循环低密度奇偶校验(QC-LDPC)码的奇偶校验矩阵来执行错误校正解码的错误校正电路。错误校正电路可包括奇偶校验矩阵转换电路和错误校正解码器，其中奇偶校验矩阵转换电路被配置成确定外部输入的奇偶校验矩阵是否具有满秩、基于确定的结果检测奇偶校验矩阵的行或列之中的线性相关行或列、从线性相关的行或列之中选择任何一行或列、以及利用零矩阵替换包括在所选择的一行或列中的循环矩阵中的任何一个，并且错误校正解码器被配置成使用一个循环矩阵被零矩阵替换的奇偶校验矩阵来执行错误校正解码。

附图说明

图1A是示出根据本公开的实施例的用于转换QC-LDPC码的奇偶校验矩阵的电路的示图。

图1B是示出根据本公开的实施例的用于转换QC-LDPC码的奇偶校验矩阵的电路的示图。

图2A和图2B是用于说明QC-LDPC码的奇偶校验矩阵的示图。

图3是示出根据本公开的实施例的转换奇偶校验矩阵的方法的流程图。