[发明专利]一种并行Turbo码迭代译码的方法及系统

说明书

本发明公开了一种并行Turbo码迭代译码的方法及系统。该方法包括将串行接收编码后的Turbo码块按照设定的存储方式存储到随机存取存储单元中，然后将所有的随机存取存储单元中的数据从尾至头按照后向递推公式进行后向递推运算，将所有的随机存取存储单元中的数据从头至尾按照前向递推公式进行前向递推运算；最后判断当前迭代次数是否等于设定迭代总数，若是则根据递推运算结果计算对数似然比LLR并进行硬判得到译码结果，否则根据递推运算结果计算先验信息，并返回递推步骤。本发明采用较小的冗余存储资源，使得传统并行Turbo迭代译码结构中的各分块的初值预递推过程得到简化，合并到一个递推过程中，从而降低译码控制复杂度和优化设计时序的优点。

技术领域

本发明涉及Turbo码译码领域，特别是涉及一种并行Turbo码迭代译码的方法及系统。

背景技术

Turbo码是一类性能优异的信道编码。采用Log-MAP算法的迭代译码，在获得很好的译码性能的同时，也造成了巨大的译码延迟，因而限制了其实际应用。特别是当码块长度较长时，Turbo码的迭代译码过程和MAP算法中的递推计算给整个译码过程引入了较高的译码延迟，从而限制了吞吐率。

为了降低译码延迟，通常采用并行译码方案，将译码器接收到的长帧分割为长度较小的子帧。分块并行译码结构是并行译码，它将码块分成W个长度为M的子码块，W称为译码并行度，译码器由W个子译码器平铺组成，这也体现了以面积换时间的设计理念。

采用Log-MAP算法时前后向递推公式必须进行初始化。在串行迭代时，根据设计，Turbo块的前后向初值均为0；进行子码块分割后，除第一块的前向初值α_init和最后一块的后向初值β_init预设已知外，其它中间各子码块的前后向递推必须选择合适的初始值，才能保证其后续时刻各个分支度量的计算以完成迭代译码，而且这种初始化还应该保证使迭代译码过程收敛。

这种译码结构的各子码块前后向初始状态度量值(分别记为α_init和β_init)都是未知的(首子码块的α_init和末子码块的β_init已知为零，Turbo码设计中的起始为零和末尾归零处理)。译码器需要预递推计算各子码块的α_init和β_init，如图1所示。各子码块的初值递推可以通过相邻的块进行预递推得到。研究指出，当预递推的长度N₀取4m至7m时，可认为预递推求得的α_init和β_init是可靠的，其中m是分量编码器的寄存器个数。这样分块并行译码就增添了一个新的状态就是分块前后向预递推初值计算过程，且预递推的计算来自相邻的信息块，当FPGA实现时，信息位存放在不同的RAM块中，此时计算初值预递推就需要从不同的RAM块中读取数据，控制明细复杂，且组合逻辑过多影响实际的吞吐能力。

根据传统的分块并行译码结构可知，Turbo码分量译码器一次完整的译码过程包括四个工作状态：

预递推计算子码块的初始前向状态度量值α_x,0。

预递推计算子码块的初始后向状态度量值β_x,w-1。

递推计算整个子码块的前向状态度量值α。

递推计算整个子码块的前向状态度量值β。

Turbo码译码器完成一次迭代译码包括信息位的译码和交织信息位的译码，因此两次译码合并下就共有8个工作状态，前4个工作状态为信息位译码，后4个工作状态为交织信息位的译码。对应于Turbo译码分支度量单元就存在多个数据输入的来源，如图2所示。

图2所示的分支度量计算的数据来源对应于Turbo译码器的8个状态。状态越多，RAM块的读写控制复杂度就越大，同时组合逻辑形成的关键路径的时序也就恶化的越严重。

发明内容