[发明专利]半导体器件与其制作方法

说明书

本申请提供了一种半导体器件与其制作方法。该制作方法包括：在第一衬底的表面上依次设置第一介质层、波导层和第二介质层形成第一待键合结构；形成包括第二衬底和设置在第二衬底表面上的第二预探测层的预探测结构，第二预探测层包括沿远离第二衬底方向依次叠置的第一子结构层和第二子结构层或者第二预探测层包括第二子结构层，第二子结构层的生长温度大于第一子结构层的生长温度；在第二子结构层的表面上设置第三介质层，形成第二待键合结构，第二介质层和第三介质层的材料相同；将第一待键合结构和第二待键合结构键合，形成键合结构；至少去除第二衬底，预探测结构中只剩余第二子结构层。该制作方法制备得到的探测器中的暗电流较小。

技术领域

本申请涉及半导体领域，具体而言，涉及一种半导体器件与其制作方法。

背景技术

现有技术中，锗探测器广泛应用于各个领域中，常规的锗探测器中，锗层直接生长在衬底硅层上，但是，硅和锗具有4.2％的晶格失配度，这使得锗在硅上生长时更容易产生缺陷，并且，锗的生长过程一般包括：首先在300～450℃之间进行低温生长，然后，在600～1000℃之间进行高温生长。这样的生长方式，使得低温生长时产生的缺陷较多，锗探测器的暗电流较大，影响探测器性能。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种半导体器件与其制作方法，以解决现有技术中的锗探测器的暗电流较大问题。

为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件，上述制作方法包括：在第一衬底的表面上依次设置第一介质层、波导层和第二介质层，形成第一待键合结构；形成包括第二衬底和设置在上述第二衬底表面上的第二预探测层的预探测结构，上述第二预探测层包括沿远离上述第二衬底方向依次叠置的第一子结构层和第二子结构层或者上述第二预探测层包括第二子结构层，上述第二子结构层的生长温度大于上述第一子结构层的生长温度，上述第二子结构层的生长温度在600～1000℃之间，上述第二预探测层包括Ge和/或GeSi；在上述第二子结构层的表面上设置第三介质层，形成第二待键合结构，其中，上述第二介质层和上述第三介质层的材料相同；将上述第一待键合结构和上述第二待键合结构键合，形成键合结构，且上述键合结构中，上述第二介质层和上述第三介质层接触设置；至少去除上述第二衬底，使得上述预探测结构中只剩余上述第二子结构层。

进一步地，上述预探测结构为GOI结构，上述GOI结构包括依次叠置的上述第二衬底、绝缘层和上述第二子结构层。

进一步地，形成上述第一待键合结构的过程包括：在上述第一衬底的表面上依次设置上述第一介质层和波导材料层；对上述波导材料层进行刻蚀，形成包括多个沿第一方向依次排列的光栅部的波导层，上述第一方向与上述第一衬底的厚度方向垂直；在上述波导层的远离上述第一介质层的表面上设置第二介质层。

进一步地，上述第一介质层的材料和上述第二介质层的材料相同。

进一步地，在依次去除上述第二衬底和部分上述第二预探测层之后，上述制作方法包括：对剩余的上述第二预探测层进行刻蚀，使得部分上述第三介质层的部分表面裸露，形成探测层；对上述探测层的部分进行离子注入，在上述探测层中形成P区和N区，且上述P区和上述N区之间为未掺杂的I区，上述P区、上述I区和上述N区按照第二方向排列，上述第一方向与上述第二方向垂直，上述第二方向和上述第一衬底的厚度方向垂直；在裸露的上述探测层和裸露的上述第三介质层的表面上设置第四介质层；在上述第四介质层中形成两个通孔，且两个通孔分别与上述N区和上述P区抵接；在各上述通孔中填充导电材料，形成导电插塞；在各上述导电插塞的远离上述探测层的表面上设置接触电极，形成两个上述接触电极。

进一步地，上述第一介质层和上述第二介质层均为二氧化硅层，上述第一衬底为硅层，上述波导层的材料包括Si、Si₃N₄和SiON中的至少一种。