[发明专利]用于在图形处理器中进行遮挡数据压缩的方法和设备

说明书

一种用于进行遮挡数据压缩的设备和方法。例如，图形处理设备的一个实施例包括：顶点生成电路系统/逻辑，用于生成3D空间中的对象的顶点，包括所述顶点的遮挡二进制向量，所述对象是由一组M个相机所采集的；排序电路系统/逻辑，用于根据所述顶点的坐标对所述顶点进行排序；预压缩电路系统/逻辑，用于通过按照所排序顺序逻辑地组合相邻位字段来对所述顶点的所述遮挡二进制向量进行变换，以生成具有比所述遮挡二进制向量更大数量的二进制零值的转换位串；压缩电路系统/逻辑，用于使用行程编码(RLE)压缩来对所述转换位串进行压缩，以生成压缩位字段；以及存储器和/或存储装置，用于存储所述压缩位字段。

发明背景

技术领域

本发明总体上涉及图形处理器领域。更具体地，本发明涉及一种用于在图形处理器中进行遮挡数据压缩的方法和设备。

背景技术

非常不希望图形处理单元(GPU)对最终被场景中的其他几何结构所遮挡的顶点或对象进行操作。在3D实施方式中，深度测试和遮挡剔除可以用于确定每个顶点的深度并移除被一个或多个对象所遮挡的顶点。

附图说明

可以结合以下附图根据以下详细说明获得对本发明的更好理解，在附图中：

图1是根据实施例的处理系统的框图；

图2是处理器的实施例的框图，所述处理器具有一个或多个处理器核、集成存储器控制器、以及集成图形处理器；

图3是图形处理器的框图，所述图形处理器可以是分立式图形处理单元、或者可以是集成有多个处理核的图形处理器；

图4是用于图形处理器的图形处理引擎的实施例的框图；

图5是图形处理器的另一实施例的框图；

图6A至图6B展示了包括在图形处理器中所采用的处理元件阵列的线程执行逻辑；

图7是框图，展示了图形处理器指令格式；

图8是图形处理器的另一实施例的框图；

图9A是框图，展示了根据实施例的图形处理器命令格式；

图9B是框图，展示了根据实施例的图形处理器命令序列；

图10了根据实施例的数据处理系统的示例性图形软件架构；

图11A是框图，展示了根据实施例的可以用于制造用于执行操作的集成电路的IP核开发系统；

图11B展示了根据一些实施例的集成电路封装体组件的截面侧视图；

图12是框图，展示了根据实施例的可以使用一个或多个IP核来制作的示例性芯片上系统集成电路；

图13A至图13B是框图，展示了根据实施例的用于在SoC内使用的示例性图形处理器；

图14A至图14B展示了根据实施例的附加示例性图形处理器逻辑；

图15展示了根据本发明的一个实施例的图形处理设备；并且

图16展示了根据本发明的一个实施例的方法。

具体实施方式

在以下描述中，出于解释的目的，阐述了许多具体的细节以便提供对以下所述的本发明的实施例的透彻理解。然而，对于本领域技术人员而言，可以在不具有这些具体细节中的一些具体细节的情况下实践本发明的实施例将是明显的。在其他实例中，以框图的形式示出了公知的结构和装置以避免模糊本发明的实施例的基本原理。

示例性图形处理器架构和数据类型

系统概述