[发明专利]基于FPGA的指针回收方法及装置有效
申请号: | 201811530119.4 | 申请日: | 2018-12-14 |
公开(公告)号: | CN109660471B | 公开(公告)日: | 2022-08-16 |
发明(设计)人: | 王珊 | 申请(专利权)人: | 锐捷网络股份有限公司 |
主分类号: | H04L49/901 | 分类号: | H04L49/901;H04L47/80 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 350002 福建省福州市仓*** | 国省代码: | 福建;35 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 fpga 指针 回收 方法 装置 | ||
1.一种基于现场可编程门阵列FPGA的指针回收方法,所述FPGA作为网络设备的缓存,其特征在于,所述方法包括:
获取待提取报文缓存指针后,更新所述待提取报文缓存指针对应的第一缓存地址的待访问次数;以及,
获取已提取报文缓存指针后,更新所述已提取报文缓存指针对应的第二缓存地址的已访问次数;
确定所述第二缓存地址的待访问次数与已访问次数是否相同;
若确定所述第二缓存地址的待访问次数与已访问次数相同,则回收所述第二缓存地址对应的指针;
其中,更新所述待提取报文缓存指针对应的第一缓存地址的待访问次数,具体包括:
从所述缓存包括的第一存储器中读取所述待提取报文缓存指针对应的第一缓存地址的第一数据,所述第一存储器与所述缓存的缓存地址相同;
将所述第一数据增加第一设定数值后,得到所述待访问次数;
将所述待访问次数写入所述第一存储器中的所述第一缓存地址中和所述缓存包括的第二存储器中的所述第一缓存地址中,所述第二存储器与所述缓存的缓存地址相同。
2.如权利要求1所述的方法,其特征在于,将所述第一数据增加第一设定数值后,得到所述待访问次数,具体包括:
确定在设定时长之前是否执行过所述从所述缓存包括的第一存储器中读取所述待提取报文缓存指针对应的第一缓存地址的第一数据的步骤;
若确定在所述设定时长之前执行过所述从所述缓存包括的第一存储器中读取所述待提取报文缓存指针对应的第一缓存地址的第一数据的步骤,则将所述第一数据增加2;
若确定在所述设定时长之前未执行过所述从所述缓存包括的第一存储器中读取所述待提取报文缓存指针对应的第一缓存地址的第一数据的步骤,则将所述第一数据增加1。
3.如权利要求1所述的方法,其特征在于,更新所述已提取报文缓存指针对应的第二缓存地址的已访问次数,具体包括:
从所述缓存包括的第三存储器中读取所述已提取报文缓存指针对应的第二缓存地址的第二数据,所述第三存储器与所述缓存的缓存地址相同;
将所述第二数据增加第二设定数值后,得到所述已访问次数;
将所述已访问次数写入所述第三存储器的所述第二缓存地址中。
4.如权利要求3所述的方法,其特征在于,将所述第二数据增加第二设定数值后,得到所述已访问次数,具体包括:
确定在设定时长之前是否执行过所述从所述缓存包括的第三存储器中读取所述已提取报文缓存指针对应的第二缓存地址的第二数据的步骤;
若确定在所述设定时长之前执行过所述从所述缓存包括的第三存储器中读取所述已提取报文缓存指针对应的第二缓存地址的第二数据的步骤,则将所述第二数据增加2;
若确定在所述设定时长之前未执行过所述从所述缓存包括的第三存储器中读取所述已提取报文缓存指针对应的第二缓存地址的第二数据的步骤,则将所述第二数据增加1。
5.如权利要求3所述的方法,其特征在于,确定所述第二缓存地址的待访问次数与已访问次数是否相同,具体包括:
读取所述第二存储器的所述第二缓存地址的第三数据;
确定所述第三数据与所述已访问次数是否相同;
若确定所述第三数据与所述已访问次数相同,则确定所述第二缓存地址的待访问次数与已访问次数相同;若确定所述第三数据与所述已访问次数不同,则确定所述第二缓存地址的待访问次数与已访问次数不同。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于锐捷网络股份有限公司,未经锐捷网络股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811530119.4/1.html,转载请声明来源钻瓜专利网。