[发明专利]包括阻挡区的半导体器件

权利要求书

1.一种包括晶体管的半导体器件，包括：

在具有第一主表面的半导体衬底中的第一导电类型的漂移区；

在漂移区和第一主表面之间的第二导电类型的主体区；

在第一主表面中的多个沟槽，各沟槽使半导体衬底图案化为包括第一台面和虚设台面的多个台面；

所述多个沟槽包括至少一个有源沟槽，其中第一台面被布置在有源沟槽的第一侧处，并且虚设台面被布置在有源沟槽的第二侧处；

被布置在有源沟槽中的栅极电极；以及

在第一台面中的第一导电类型的源极区，

其中晶体管的单侧沟道被配置为形成在第一台面中。

2.根据权利要求1所述的半导体器件，其中第一台面的宽度小于1μm。

3.根据权利要求1所述的半导体器件，其中源极区被经由源极接触电连接到源极端子，并且虚设台面被经由如下接触连接到源极端子：该接触至少对于第一导电类型的载流子而言具有比源极接触高的阻抗。

4.根据前述权利要求中的任何一项所述的半导体器件，进一步包括第一导电类型的阻挡区，其具有比漂移区高的掺杂浓度，第一阻挡区被布置在主体区和漂移区之间，阻挡区被布置在第一台面和虚设台面中的至少一个中。

5.根据权利要求4所述的半导体器件，其中第一阻挡区被布置在第一台面中并且不存在于虚设台面。

6.根据权利要求4所述的半导体器件，其中第一阻挡区被布置在虚设台面中并且不存在于第一台面。

7.根据权利要求4或6所述的半导体器件，

其中，所述多个沟槽进一步包括第一源极沟槽和第二源极沟槽以及在第一源极沟槽和第二源极沟槽之间的进一步的沟槽，布置在第一源极沟槽和第二源极沟槽中的导电材料被分别电连接到源极端子，

虚设台面被布置在第一源极沟槽和第二源极沟槽中的每一个与进一步的沟槽之间，

其中阻挡区被布置在第一源极沟槽和第二源极沟槽中的每一个与进一步的沟槽之间的虚设台面中。

8.根据前述权利要求中的任何一项的半导体器件，

其中，沟槽进一步包括浮置沟槽，布置在浮置沟槽中的导电材料与栅极端子和源极端子电断连。

9.一种包括晶体管的半导体器件，包括：

在具有第一主表面的半导体衬底中的第一导电类型的漂移区；

在漂移区和第一主表面之间的第二导电类型的主体区；

在第一主表面中的多个沟槽，各沟槽使半导体衬底图案化为包括虚设台面的多个台面；

所述多个沟槽包括虚设沟槽，虚设台面被布置在虚设沟槽的任意侧上；

所述多个沟槽进一步包括有源沟槽，第一台面被布置为相邻于有源沟槽的第一侧，虚设台面中的一个被布置为相邻于有源沟槽的第二侧；

被布置在有源沟槽中的栅极电极；

在第一台面中的第一导电类型的源极区；

与漂移区的掺杂浓度相比处在更高掺杂浓度下的第一导电类型的阻挡区，阻挡区被布置在主体区和漂移区之间，阻挡区被布置在虚设台面中的不同于与有源沟槽的第二侧相邻的虚设台面的至少另一个虚设台面中，

阻挡区不存在于第一台面。