[发明专利]存储系统及非易失性存储器的控制方法

说明书

实施方式将实现可将数据流通量削减的存储系统及非易失性存储器的控制方法。实施方式的存储系统将从主机接收的写入数据储存到在多个写入对象块间共享的共享写入缓冲器，从共享写入缓冲器获取多页份的第1写入数据，利用第1阶段的写入操作将第1写入数据写入到第1写入对象块。存储系统在共享写入缓冲器中没有空区的状态下从主机接收到写入数据的情况下，将第1阶段写入操作已结束的共享写入缓冲器内的写入数据丢弃。当在应执行第1写入数据的第2阶段写入操作的时间点，第1写入数据不存在于共享写入缓冲器的情况下，存储系统将用以获取第1写入数据的请求发送给主机。

[相关申请]

本申请享有以日本专利申请2018-78422号(申请日：2018年4月16日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及一种存储系统及非易失性存储器的控制方法。

背景技术

近年来，具备非易失性存储器的存储系统广泛普及。作为如此的存储系统之一，已知有基于NAND(NOT AND，与非)闪存技术的固态硬盘(SSD，Solid State Drive)。

即便在数据中心的服务器中，像SSD这样的存储系统也被用作存储设备。

像服务器这样的计算机系统中利用的存储系统中，该计算机系统作为存储系统的主机发挥作用。因此，随着利用该计算机系统的最终用户(客户端)数量增加而要求存储系统处理更多的I/O。而且，随着客户端数量增加，出现从作为主机的计算机系统传送到存储系统的数据量、即数据流通量增加的倾向。

发明内容

本发明的实施方式提供一种可将主机与存储系统之间的数据流通量削减的存储系统及非易失性存储器的控制方法。

根据实施方式，可与主机连接的存储系统具备：非易失性存储器，包含多个块；及控制器，与所述非易失性存储器电性连接，至少包含第1阶段写入操作与第2阶段写入操作，且构成为执行将多页份的相同数据多次传送到所述非易失性存储器的多阶段写入操作。所述控制器在每次从所述主机接收到写入请求时，从所述主机接收与从所述多个块分配的多个写入对象块分别对应的所述主机的存储器上的多个写入缓冲器的任一个中储存的写入数据，将所述接收的写入数据储存到在所述多个写入对象块间共享的共享写入缓冲器。所述控制器从所述共享写入缓冲器获取应对所述多个写入对象块内的第1写入对象块写入的多页份的第1写入数据，利用所述第1阶段写入操作将所述第1写入数据写入至所述第1写入对象块。所述控制器当在所述共享写入缓冲器中没有空区之状态下，从所述主机接收到写入数据的情况下，将所述第1阶段写入操作已结束的所述共享写入缓冲器内的写入数据丢弃，在所述共享写入缓冲器中确保所述空区。所述控制器在应执行所述第1写入数据的所述第2阶段的写入操作的时间点，所述第1写入数据不存在于所述共享写入缓冲器的情况下，通过将用以获取所述第1写入数据的请求发送至所述主机而从所述主机获取所述第1写入数据。

附图说明

图1是表示实施方式的存储系统与主机的关系的框图。

图2是表示设置在主机的多个写入缓冲器(主机侧写入缓冲器)与该实施方式的存储系统中设置的共享写入缓冲器(共享设备侧写入缓冲器)的关系的图。

图3是表示使用共享写入缓冲器通过该实施方式的存储系统执行的对各写入对象块的数据写入操作的框图。

图4是用以说明在3个字线中往返的情况下的模糊-精细写入操作的图。

图5是用以说明在2个字线中往返的情况下的模糊-精细写入操作的图。

图6是表示包含该实施方式的存储系统与主机的计算机系统的构成例的框图。

图7是表示该实施方式的存储系统中使用的多个通道与多个NAND型快闪存储芯片的关系的框图。