[发明专利]半导体器件及其制造方法

说明书

本发明公开了一种半导体器件及其制造方法，该半导体器件包括：衬底，具有有源区；以及在衬底的有源区上的第一晶体管至第三晶体管，第一晶体管至第三晶体管中的每个包括在衬底上的电介质层、在电介质层上的金属层以及在电介质层和金属层之间的阻挡层。第一晶体管和第二晶体管中的每个还包括在电介质层和阻挡层之间的功函数层。其中第三晶体管的阻挡层与第三晶体管的电介质层接触，以及其中第二晶体管的阈值电压大于第一晶体管的阈值电压并且小于第三晶体管的阈值电压。

技术领域

本公开涉及半导体器件及其制造方法，更具体地，涉及具有三维沟道的半导体器件及其制造方法。

背景技术

半导体器件可以包括具有金属氧化物半导体场效应晶体管(MOSFET)的集成电路。随着半导体器件变得高集成，MOSFET的按比例缩小正在加速，这会使半导体器件的操作特性退化，例如，会难以实现MOSFET的高性能以满足客户的要求。

发明内容

根据示范性实施方式，一种半导体器件可以包括具有有源区的衬底以及在衬底的有源区上的第一晶体管至第三晶体管。第一晶体管至第三晶体管中的每个可以包括：在衬底上的电介质层；在电介质层上的金属层；以及在电介质层和金属层之间的阻挡层。第一晶体管和第二晶体管中的每个还可以包括在电介质层和阻挡层之间的功函数层。第三晶体管的阻挡层可以与电介质层接触。第二晶体管的阈值电压可以大于第一晶体管的阈值电压并小于第三晶体管的阈值电压。

根据示范性实施方式，一种制造半导体器件的方法可以包括：限定在其上分别形成第一晶体管至第三晶体管的第一区域至第三区域；在第一区域至第三区域上形成第一导电层；从第二区域去除第一导电层，然后在第一区域至第三区域上形成第二导电层；从第一区域去除第一导电层和第二导电层，然后在第一区域至第三区域上形成第三导电层；在第三导电层上形成上功函数层；在上功函数层上形成下阻挡层；从第三区域去除第一导电层至第三导电层、上功函数层和下阻挡层，然后在第一区域至第三区域上形成上阻挡层；以及在第一区域至第三区域上形成金属层。

根据示范性实施方式，一种半导体器件可以包括具有有源区的衬底以及在衬底的有源区上并具有彼此不同的功函数的第一晶体管至第四晶体管。第一晶体管至第四晶体管中的每个可以包括在衬底上的鳍、在鳍上的电介质层以及在电介质层上的栅电极。第一晶体管至第三晶体管中的每个的栅电极可以包括在电介质层上的金属层以及在电介质层和金属层之间的功函数层。第四晶体管的栅电极可以包括在电介质层上的金属层并且不包括功函数层。

附图说明

通过参照附图详细描述示范性实施方式，各特征对于本领域普通技术人员将变得明显，附图中：

图1示出根据示范性实施方式的半导体器件的剖视图。

图2示出图1的第一晶体管的放大透视图。

图3示出图1的第三晶体管和第四晶体管的剖视图。

图4示出根据示范性实施方式的半导体器件的剖视图。

图5至图16示出根据示范性实施方式的制造半导体器件的方法中的阶段的剖视图。

具体实施方式

现在，将在下文参照附图描述根据实施方式的半导体器件。

图1示出剖视图，其显示了根据示范性实施方式的半导体器件。图2示出放大透视图，其显示了图1的第一晶体管。图3示出剖视图，其显示了图1的第三晶体管和第四晶体管。图3显示了沿着第二方向截取的第三晶体管和第四晶体管的截面。注意，为了清楚地示出第一晶体管，从图2省略了层间电介质层110。