[发明专利]一种自适应宽带锁相环电路

权利要求书

1.一种自适应宽带锁相环电路，其特征在于：包括鉴频鉴相器(102)、自适应驱动器(103)、第一电压-电流转换器(104)、电荷泵(105)、环路滤波器(108)、压控振荡器，其中：

自适应驱动器(103)，根据鉴频鉴相器(102)输出的滞后相位差信号和超前相位差信号，将锁相环输出时钟与参考时钟的相位差累积，得到粗调控制电压，并将粗调控制电压输出至第一电压-电流转换器(104)；

第一电压-电流转换器(104)，将粗调控制电压转换成粗调控制电流；

电荷泵，采用粗调控制电流的镜像电流作为电流源，根据超前相位差信号“UP”和滞后相位差信号“DOWN”，把电荷泵入到环路滤波器或者将电荷从环路滤波器泵出，输出压控振荡器的控制电压信号V_CTRL；

压控振荡器，在控制电压信号V_CTRL的控制下输出时钟信号，同时将该时钟信号作为锁相环的输出时钟反馈至鉴频鉴相器(102)输入端；

所述自适应驱动器(103)包括N个驱动单元、电流源I_1、电流源I_2、PMOS管M_1、NMOS管M_2，其中：

第n个驱动单元，包括PMOS管M[n]_0、M[n]_1、M[n]_2、NMOS管M[n]_3、M[n]_4、M[n]_5、电容C[n]、反相器N[n]；PMOS管M[n]_0、M[n]_1的源极连接电源、PMOS管M[n]_0的漏极连接PMOS管M[n]_1的漏极和PMOS管M[n]_2的源极，PMOS管M[n]_2的漏极作为第n个驱动单元的电压输出端OUT[n]，连接NMOS管M[n]_3的漏极和反相器N[n]的输入端，同时通过电容C[n]接地，NMOS管M[n]_3的源极连接NMOS管M[n]_4的漏极和NMOS管M[n]_5的漏极，NMOS管M[n]_4、M[n]_5的源级接地；反相器N[n]的输出端连接第n+1个驱动单元PMOS管M[n+1]_1和NMOS管M[n+1]_3的栅极和第n-1个驱动单元的PMOS管M[n-1]_2和NMOS管M[n-1]_4的栅极，n＝1～N-2；

第N-1个驱动单元包括PMOS管M[N-1]_0、M[N-1]_1、M[N-1]_2、NMOS管M[N-1]_3、M[N-1]_4、M[N-1]_5、电容C[N-1]、反相器N[N-1]；PMOS管M[N-1]_0的源极和M[N-1]_1的源极连接电源、PMOS管M[N-1]_0的漏极连接PMOS管M[N-1]_1的漏极，PMOS管M[N-1]_1的漏极连接PMOS管M[N-1]_2的源极，PMOS管M[N-1]_2的漏极作为第N-1个驱动单元的电压输出端OUT[N-1]，连接NMOS管M[N-1]_3的漏极和反相器N[N-1]的输入端，同时通过电容C[N-1]接地，反相器N[N-1]的输出端连接第N-2个驱动单元的PMOS管M[N-2]_2和NMOS管M[N-2]_4的栅极，NMOS管M[N-1]_3的源极连接NMOS管M[N-1]_4的漏极和NMOS管M[N-1]_5的漏极，NMOS管M[N-1]_4、M[N-1]_5的源级接地；PMOS管M[N-1]_2和NMOS管M[N-1]_4的栅极接地；

第0个驱动单元，包括PMOS管M[0]_0、M[0]_1、M[0]_2、NMOS管M[0]_3、M[0]_4、M[0]_5、电容C[0]、反相器N[0]；PMOS管M[0]_0、M[n]_1的源极连接电源、PMOS管M[0]_0的漏极连接PMOS管M[0]_1的漏极和PMOS管M[0]_2的源极，PMOS管M[0]_2的漏极作为第0个驱动单元的电压输出端OUT[0]，连接NMOS管M[0]_3的漏极和反相器N[0]的输入端，同时通过电容C[0]接地，NMOS管M[0]_3的源极连接NMOS管M[0]_4的漏极和NMOS管M[0]_5的漏极，反相器N[0]的输出端连接第1个驱动单元PMOS管M[1]_1和NMOS管M[1]_3的栅极，NMOS管M[0]_4、M[0]_5的源级接地，PMOS管M[0]_1和NMOS管M[0]_3栅极接电源；

PMOS管M_1的源级连接电源，漏极连接电流源I_1的一端，电流源I_1的另一端接地，栅极连接PMOS管M[0]_0～M[N-1]_0的栅极；电流源I_1的开启与关闭通过UP信号控制，当UP信号为高时，电流源I_1开启，当UP信号为低时，电流源I_1关断；

电流源I_2一端连接电源，另一端连接NMOS管M_2的漏极，NMOS管M_2的源极接地，NMOS管M_2的栅极连接NMOS管M[0]_5～M[N-1]_5的栅极；电流源I_2的开启与关闭通过DOWN信号控制，当DOWN信号为高时，电流源I_2开启，当DOWN信号为低时，电流源I_2关断。