[发明专利]一种可变通道时串信号自识别测试方法

权利要求书

1.一种可变通道时串信号自识别测试方法，其中单个时串信号隔离调理板卡上包括128路隔离调理信号模块，时串信号隔离调理板卡通过CPCI总线接插件与系统背板连接，同时，FPGA控制电路也与系统背板连接，其特征在于该方法至少包括以下步骤：

步骤一、将背板上的+5V信号作为板卡的在位信号，分别利用板卡CPCI接插件上下端空闲指针构成板卡在位检测装置；

步骤二、由FPGA对板卡在位检测装置传输的板卡在位信号进行检测和判断，如果板卡的上下端在位信号均可检测，则判断为板卡在位，如果仅有单端在位信号可检测，则判断为板卡未可靠连接，由FPGA发出警告信息，如果上下端在位信号均不可检测，则判断为板卡不在位；

步骤三、由FPGA根据可靠连接时串信号隔离调理板卡数目，确定出需要检测的时串信号通道数量；

步骤四、由FPGA根据时串信号通道数量，对FPGA逻辑程序中数据采集部分的程序进行自动配置，使采集软件自动适应时串信号通道数量；

步骤五、根据测试主机控制信号开始运载火箭时串信号采集测试。

2.根据权利要求1所述的变通道时串信号自识别测试方法，其特征在于：所述在位信号均需要在时串信号隔离调理板卡印制电路板上的CPCI总线接插件上下端各设计一条信号线。

3.根据权利要求1或2所述的变通道时串信号自识别测试方法，其特征在于：所述CPCI总线接插件上下两端具有空闲插针，分别与所述设计的信号线相连接。

4.根据权利要求1或2所述的变通道时串信号自识别测试方法，其特征在于：所述系统背板包括自带的+5V电压信号，并与所述CPCI总线接插件上下两端空闲插针构成板卡在位检测装置和检测信号。

5.根据权利要求1或4所述的变通道时串信号自识别测试方法，其特征在于：所述FPGA位于另一板卡，完成采集、判断、预警、组帧和数据上传工作，所述检测信号与FPGA连接。