[发明专利]芯片的上电复位电路

权利要求书

1.一种芯片的上电复位电路，其特征在于，所述芯片包括系统电源、LDO，所述芯片的上电复位电路包括：第一上电复位单元、第二上电复位单元、第一数据选择器、第二数据选择器；

所述第一上电复位单元与所述系统电源电连接，所述第一上电复位单元包括第一复位输出端，所述第一上电复位单元用于在所述系统电源上电后在所述第一复位输出端上输出置位的第一POR信号，并用于在所述系统电源掉电后在所述第一复位输出端上输出复位的所述第一POR信号；

所述第二上电复位单元与所述LDO电连接，所述第二上电复位单元包括第二复位输出端，所述第二上电复位单元用于在低功耗使能信号处于复位状态时开启，并用于在所述低功耗使能信号处于置位状态时关闭；开启后，所述第二上电复位单元用于在所述LDO上电后在所述第二复位输出端上输出置位的第二POR信号，并用于在所述LDO掉电后在所述第二复位输出端上输出复位的所述第二POR信号；关闭后，所述第二上电复位单元用于在所述第二复位输出端上输出复位的所述第二POR信号；处于置位状态的所述低功耗使能信号用于表征所述芯片处于低功耗模式；

所述第一数据选择器包括第一选通控制端、第一数据输入端、第二数据输入端、第一数据输出端，所述第一数据选择器用于在所述第一选通控制端为低电平时将所述第一数据输入端的数据在所述第一数据输出端上输出，或用于在所述第一选通控制端为高电平时将所述第二数据输入端的数据在所述第一数据输出端上输出；所述第一选通控制端与所述低功耗使能信号电连接，所述第一数据输入端与所述第一复位输出端电连接，所述第二数据输入端与所述第二复位输出端电连接；

所述第二数据选择器包括第二选通控制端、第三数据输入端、第四数据输入端、第二数据输出端，所述第二数据选择器用于在所述第二选通控制端为低电平时将所述第三数据输入端的数据在所述第二数据输出端上输出，或用于在所述第二选通控制端为高电平时将所述第四数据输入端的数据在所述第二数据输出端上输出；所述第二选通控制端与所述第一复位输出端电连接，所述第三数据输入端与所述第二复位输出端电连接，所述第四数据输入端与所述第一数据输出端电连接；

所述第二数据输出端用于输出系统复位信号。

2.如权利要求1所述的芯片的上电复位电路，其特征在于，所述置位状态为高电平状态，所述复位状态为低电平状态。

3.如权利要求2所述的芯片的上电复位电路，其特征在于，所述芯片的上电复位电路还包括计数单元、反相器、二输入与门；

所述计数单元用于在所述低功耗使能信号处于复位状态时计数，并用于在计数值达到一预设阈值后保持所述计数值；所述计数单元还用于在所述低功耗使能信号处于置位状态时将所述计数值复位；所述计数单元还用于在所述计数值等于所述预设阈值时输出置位的计数标识信号；

所述反相器的输入端用于接收所述低功耗使能信号；

所述二输入与门的一个输入端与所述反相器的输出端电连接，所述二输入与门的另一个输入端与所述计数标识信号电连接；所述二输入与门的输出端与所述第一选通控制端电连接。

4.如权利要求3所述的芯片的上电复位电路，其特征在于，所述预设阈值为5～30。

5.如权利要求1所述的芯片的上电复位电路，其特征在于，所述芯片的上电复位电路还包括复位同步单元，所述复位同步单元包括时钟输入端、复位信号输入端、复位信号输出端；

所述芯片设置有系统时钟，所述时钟输入端用于接收所述系统时钟，所述复位信号输入端与所述第二数据输出端电连接，所述复位同步单元用于将所述复位信号输入端的信号同步至所述系统时钟的时钟域，并在所述复位信号输出端输出，所述复位信号输出端用于输出所述系统复位信号。

6.如权利要求5所述的芯片的上电复位电路，其特征在于，所述复位同步单元包括第一D触发器、第二D触发器；

所述第一D触发器的数据输入端与一高电平信号电连接，所述第一D触发器的时钟端与所述第二D触发器的时钟端电连接并作为所述复位同步单元的时钟输入端，所述第一D触发器的数据输出端与所述第二D触发器的数据输入端电连接，所述第一D触发器的异步复位端与所述第二D触发器的异步复位端电连接并作为所述复位信号输入端，所述第二D触发器的数据输出端作为所述复位信号输出端。