[发明专利]一种低隧穿漏电半浮栅晶体管及其制备方法

说明书

本发明属于集成电路器件制造技术领域，具体为一种低隧穿漏电半浮栅晶体管及其制备方法。本发明中，低隧穿漏电半浮栅晶体管的控制栅及其栅介质层采用高K/金属栅结构，能够进一步减小半浮栅器件栅极的漏电流，提高晶体管的开关速度，并降低功耗。该低隧穿漏电半浮栅晶体管有望在未来集成电路半浮栅器件的制造中得到应用，并且可以有效降低半浮栅器件的漏极电压，从而提高半浮栅器件的速度、降低功耗。此外，本发明的半浮栅晶体管制备方法工艺步骤更加简化，能够进一步降低生产成本。

技术领域

本发明属于集成电路器件制造技术领域，具体涉及一种低隧穿漏电半浮栅晶体管及其制备方法。

背景技术

目前，集成电路芯片中使用的DRAM器件主要为1T1C结构，即一个晶体管串联一个电容器，通过晶体管的开关实现对电容器的充电和放电，从而实现DRAM器件0和1之间的转换。

随着器件尺寸越来越小，集成电路芯片中使用的DRAM器件正面临越来越多的问题，比如DRAM器件要求64 ms刷新一次，因此电容器的电容值必须保持在一定数值以上以保证有足够长的电荷保持时间，但是随着集成电路特征尺寸的缩小，大电容的制造已经越来越困难，而且已经占了制造成本的30%以上。

半浮栅晶体管是DRAM器件的替代概念，不同于通常的1T1C结构，半浮栅器件由一个浮栅晶体管和嵌入式隧穿晶体管组成，通过嵌入式隧穿晶体管的沟道对浮栅晶体管的浮栅进行写入和擦除操作。

从半浮栅晶体管的工作原理我们可以看出，半浮栅晶体管的开关速度与栅极对沟道的控制能力有关，漏电流大小与栅介质有关。因此，如何进一步提高隧穿晶体管栅极对沟道的控制能力成为进一步提高半浮栅晶体管开关速度或者降低隧穿晶体管漏极电压、降低功耗的关键。

发明内容

为了进一步减小半浮栅器件栅极的漏电流，提高晶体管的开关速度，并降低功耗，本发明提供一种低隧穿漏电半浮栅晶体管及其制备方法。

本发明提供的低隧穿漏电半浮栅晶体管，包括：

半导体衬底，具有第一掺杂类型；

U型槽，形成于所述半导体衬底中；

轻掺杂区，具有第二掺杂类型，形成于所述半导体衬底中，与所述U型槽的一侧相邻接；

第一栅极叠层，包括第一栅介质层和浮栅，其中，所述第一栅介质层覆盖所述U型槽的表面并部分覆盖所述轻掺杂区表面，在所述轻掺杂区表面形成开口，所述浮栅覆盖所述第一栅介质层，在所述开口处与所述轻掺杂区相接触；

第二栅极叠层，包括高K栅介质层和金属栅，所述高K栅介质层覆盖所述浮栅表面和部分所述轻掺杂区表面，所述金属栅覆盖所述高K栅介质层；栅极侧墙，位于所述第一栅极叠层和第二栅极叠层两侧；以及

源区和漏区，具有第二掺杂类型，形成于所述半导体衬底中，位于所述栅极叠层两侧，其中，漏区形成于所述轻掺杂区中。

优选为，所述高K栅介质层为ZrO₂、ZrON、ZrSiON、HfZrO、HfZrON、HfON、HfO₂、HfAlO、HfAlON、HfSiO、HfSiON、HfLaO、HfLaON 或任意组合的一种。

优选为，所述金属栅为TiN、TaN、MoN、WN、TaC 或TaCN。

本发明提供的低隧穿漏电半浮栅晶体管制备方法，包括以下步骤：

提供具有第一掺杂类型的半导体衬底；

轻掺杂区形成步骤，在所述半导体衬底中形成具有第二掺杂类型的轻掺杂区；

U型槽形成步骤，刻蚀所述半导体衬底形成U型槽，使所述U型槽的一侧与所述轻掺杂区相邻接；