[发明专利]一种基于FPGA的数据处理方法、设备以及存储介质

说明书

本发明公开了一种基于FPGA的数据处理方法，用于实现具有多层隐含层的神经网络对数据的处理，方法包括步骤：S1、利用第一层隐含层对数据进行处理，并将处理后的数据存储在存储器中；S2、将存储器中的经过上一层隐含层处理的数据分为若干部分顺序输入到下一层隐含层中；S3、下一层隐含层对输入的若干部分中的一部分数据进行处理并同时将经处理的该部分数据输出到存储器中，重复直到完成若干部分的处理，以得到存储在存储器中的经过下一层隐含层处理的数据；S4、重复步骤S2‑S3，直到得到存储在存储器中的经过最后一层隐含层处理的数据。本发明提供的基于FPGA的数据处理方法，可以将需要处理的数据分多次输入到相应的隐含层，提高了计算效率。

技术领域

本发明涉及数据领域，更具体地，特别是指一种基于FPGA的数据处理方法、设备以及可读存储介质。

背景技术

CNN(卷积神经网络)是人工神经网络的一种，广泛应用于图像分类、目标识别、行为识别、语音识别、自然语言处理与文档分类等领域。

CNN的结构一般由输入层、若干隐含层与输出层组成。输入层用于多维输入数据(如彩色图片)，输出层用于输出识别结果，隐含层用于神经网络计算。神经网络计算步骤包括卷积、池化、Batch Norm、全连接计算与激励函数等。其中第一层隐含层的输入为通过输入层输入的多维输入数据，输出为特征图，其他隐含层的输入都为上一层的输出特征图。

近几年，随着计算机计算能力的增长与CNN结构的发展，CNN网络的识别准确度有了很大提高，但与此同时，CNN的深度也不断加深，计算量也越来越大，因此需要GPU、FPGA等异构计算设备来加速计算。

传统的基于FPGA的实现CNN数据处理的方法是将卷积核与隐含层特征图数据存储于片上存储器，这种存储方式最大限度地利用的片上存储器的读写访问速率，但受限于片上器有限的存储空间，一旦某个CNN结构的某个中间层特征图数据量超过片上FPGA存储空间限制，该CNN结构将无法在此FPGA上实现。

发明内容

有鉴于此，为了克服上述问题的至少一个方面，本发明实施例的提出一种基于FPGA的数据处理方法，用于实现具有多层隐含层的神经网络对数据的处理，所述方法包括步骤：

S1、利用第一层隐含层对所述数据进行处理，并将处理后的数据存储在存储器中；

S2、将所述存储器中的经过上一层隐含层处理的数据分为若干部分顺序输入到下一层隐含层中；

S3、所述下一层隐含层对输入的若干部分中的一部分数据进行处理并同时将经处理的所述部分数据输出到所述存储器中，重复直到完成所述若干部分的处理，以得到存储在所述存储器中的经过所述下一层隐含层处理的数据；

S4、重复步骤S2-S3，直到得到存储在所述存储器中的经过最后一层隐含层处理的数据。

在一些实施例中，步骤S3还包括：所述下一层隐含层对经过上一层隐含层处理的若干部分数据中的一部分数据进行处理的同时，接收所述若干部分数据中的下一部分数据。

在一些实施例中，所述步骤S1进一步包括：

S11、将所述数据分为若干部分顺序输入到所述第一层隐含层中；

S12、所述第一层隐含层对输入的若干部分中的一部分数据进行处理并同时将经处理的所述部分数据输出到存储器中，重复直到完成所述若干部分的处理，以得到存储在所述存储器中的经过所述第一层隐含层处理的数据。

在一些实施例中，步骤S12包括：所述第一层隐含层对所述若干部分数据中的一部分数据进行处理的同时，接收所述若干部分数据中的下一部分数据。

在一些实施例中，所述步骤S12进一步包括：