[发明专利]形成用于半导体装置连接的通孔的方法在审

申请号：	201811540781.8	申请日：	2018-12-17
公开（公告）号：	CN110164773A	公开（公告）日：	2019-08-23
发明（设计）人：	余振华;苏安治;吴集锡;叶德强;吴仓聚;邱文智;叶名世	申请（专利权）人：	台湾积体电路制造股份有限公司
主分类号：	H01L21/48	分类号：	H01L21/48;H01L21/768;H01L23/48
代理公司：	北京派特恩知识产权代理有限公司 11270	代理人：	康艳青;姚开丽
地址：	中国台湾新竹科***	国省代码：	中国台湾;71
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	衬底第一组件间隙填充材料半导体装置导电通孔第二组件顶表面通孔端子结合装置连接延伸
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明的实施例公开一种在半导体装置中形成通孔的方法。在实施例中，所述方法可包括：将第一衬底的第一端子及第二端子结合到第二衬底的第三端子及第四端子；对第一衬底进行分离以形成第一组件装置及第二组件装置；在第一组件装置、第二组件装置及第二衬底之上形成间隙填充材料；形成从间隙填充材料的顶表面延伸到第二衬底的第五端子的导电通孔；以及在第一组件装置的顶表面之上形成顶部端子，所述顶部端子经由导电通孔将第一组件装置连接到第二衬底的第五端子。

技术领域

本发明的实施例涉及形成用于半导体装置连接的通孔的方法。

背景技术

半导体装置用于例如(举例来说)个人计算机、手机、数码相机及其他电子设备等各种电子应用中。半导体装置通常是通过以下方式来沉积：在半导体衬底之上依序沉积绝缘材料层或介电材料层、导电材料层以及半导体材料层；以及利用光刻(lithography)将各种材料层图案化以在所述各种材料层上形成电路组件及元件。

半导体行业通过不断缩小最小特征大小来不断地提高各种电子组件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，以使得更多的组件能够被集成到给定区域中。然而，减小最小特征大小会导致应解决的附加问题。

发明内容

本发明的实施例提供一种形成用于半导体装置连接的通孔的方法，其特征在于，包括：将第一衬底的第一端子及第二端子结合到第二衬底的第三端子及第四端子；对所述第一衬底进行分离以形成第一组件装置及第二组件装置；在所述第一组件装置、所述第二组件装置及所述第二衬底之上形成间隙填充材料；形成从所述间隙填充材料的顶表面延伸到所述第二衬底的第五端子的导电通孔；以及在所述第一组件装置的顶表面之上形成顶部端子，所述顶部端子经由所述导电通孔将所述第一组件装置连接到所述第二衬底的所述第五端子。

附图说明

结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为论述清晰起见，可任意增大或减小各种特征的尺寸。

图1到图14示出根据一些实施例在形成与组件装置集成在一起的封装时的中间阶段的剖视图。

图15到图23示出根据一些实施例在形成与组件装置集成在一起的封装时的中间阶段的剖视图。

[符号的说明]

100：第一晶片

101：下伏衬底

103：元件/电路

105：层间介电

107：附加金属间介电层

109：内连线

111：第一钝化层